通过DMA AXI4流到软件

AXI4-Stream Software配置提供了从硬件到软件的软件流协议。当处理器充当内存中的读卡器时，选择此配置。该协议包括一个触发器配置任务管理器块接收。触发器发出信号，表示内存缓冲区已满，可以读取。有关axi4流协议的更多信息，请参见AXI4-Stream接口．

软件通过DMA到AXI4-Stream

通过DMA配置的软件到AXI4-Stream提供了从软件到硬件的软件流协议。当处理器充当内存的写入器时，选择此配置。此协议包括任务管理器块接收的触发器配置。触发器发出信号，表示内存缓冲区是空的，可以写入。然后处理器启动一个写事务。在成功完成写事务后，处理器从流写块。当状态为假时，处理器对该信号作出反应。有关axi4流协议的更多信息，请参见AXI4-Stream接口．

AXI4流FIFO

AXI4-Stream配置为数据流提供了一个简单的数据有效和就绪协议。您可以使用HDL Coder™从该协议生成完全兼容的AXI4-Stream接口。

对于数据流通道，内存寻址是自动的。通道负责像DMA核心那样将流转换为缓冲区地址。流与外部内存中的托管缓冲区的关系是通过一个“缓冲区结束”信号，称为tlastAXI4-Stream。有关axi4流协议的更多信息，请参见AXI4-Stream接口．

AXI4流视频FIFO

AXI4流视频FIFO配置提供了一种类似于AXI4流FIFO的数据有效和就绪协议。该协议还具有附加信令来标记视频线的开始或结束以及视频帧的开始或结束。本协议兼容HDMI的处方和HDMI Tx块，可与用于Xilinx的SoC B金宝applockset™支持包^®设备．您可以使用HDL Coder从该协议生成一个完全兼容的axis - stream视频流接口。有关HDMI块的信息，请参阅SoC块集支持包的文档。金宝app

对于流视频数据通道，内存寻址是自动的。通道负责像DMA核心那样将流转换为缓冲区地址。该流通过像素控制总线信号与外部内存中的托管缓冲区相关联，该总线信号划分线和帧。有关更多信息，请参见AXI4-Stream视频接口．

AXI4流视频帧缓冲区

AXI4流视频帧缓存配置提供与AXI4流视频FIFO相同的信令，带有用于帧缓存同步的附加控制信号。本协议兼容HDMI的处方和HDMI Tx块，可与用于Xilinx设备的So金宝appC Blockset支持包．您可以使用HDL Coder从该协议生成一个完全兼容的axis - stream视频流接口。有关HDMI块的信息，请参阅SoC块集支持包的文档。金宝app

对于流视频数据通道，内存寻址是自动的。通道负责像DMA核心那样将流转换为缓冲区地址。流与外部内存中的托管缓冲区的关系是通过像素控制总线信号来划分线和帧的。

AXI4随机存取

AXI4配置提供了一个简单的、直接的内存互连接口。与之前的两个流协议不同，这个协议允许算法通过提供地址和直接管理突发传输来充当内存主机。这个协议代表了一个简化的主协议。您可以使用HDL Coder从该协议生成完全兼容的axis -4接口。有关简化的AXI4接口的更多信息，请参见简化的AXI4主接口．