文档帮助中心文档
要对FPGA编程并在硬件上运行算法,HDL Coder™可以生成一个IP核,并将其部署到Xilinx®FPGA板。还可以使用FPGA Turnkey工作流对FPGA板进行编程,该工作流为算法和FPGA顶级包装器生成HDL代码,然后将设计部署到板上。
Xilinx FPGA板的IP核生成工作流
学习如何使用独立的FPGA设备的IP核生成工作流,并将IP核嵌入到参考设计中。
默认系统参考设计
了解默认系统参考设计和使用参考设计。
程序独立的Xilinx FPGA开发板从Simulink金宝app
这个示例展示了如何使用FPGA Turnkey工作流针对Xilinx FPGA开发板进行综合。
程序独立的Xilinx FPGA开发板从MATLAB
FPGA Turnkey工作流部署到独立的FPGA硬件。
使用HDL Coder™IP Core Generation Workflow开发Xilinx®部件的参考设计,不需要嵌入ARM®处理器,但仍然使用HDL Coder™生成的AXI接口来控制DUT。这个例子使用MATLAB作为来自HDL验证器™的AXI主IP,通过启用参考设计参数选项来访问HDL编码器™生成的DUT寄存器插入JTAG MATLAB作为AXI Master.然后可以直接从MATLAB访问DUT寄存器。或者,您可以使用Xilinx JTAG AXI Master通过编写Tcl命令来使用Vivado Tcl Console访问DUT寄存器。对于Xilinx JTAG AXI Master,您需要创建一个自定义参考设计。FPGA设计在Xilinx Kintex-7 KC705板上实现。
使用HDL Coder™IP Core Generation Workflow开发Xilinx®部件的参考设计,不需要嵌入ARM®处理器,但仍然使用HDL Coder™生成的AXI接口来控制DUT。具体来说,本示例将使用Xilinx Kintex-7 KC705板和MicroBlaze™软处理器,在参考设计中运行基于轻量级提示(lwIP)的TCP/IP固件服务器,从连接网络的任何地方访问HDL编码器™生成的DUT寄存器。此外,这个示例还将突出显示从多个标量端口实现的寄存器集合访问数据与从单个向量端口实现的寄存器集合访问数据之间的区别。
次のMATLABコマンドに対応するリンクがクリックされました。
コマンドをMATLABコマンドウィンドウに入力して実行してください。WebブラウザーはMATLABコマンドをサポートしていません。
选择一个网站,在那里获得翻译的内容,并看到当地的活动和优惠。根据您的位置,我们建议您选择:.
你也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。
与当地办事处联系