NR Symbol Demodulator

Demodulate complex NR data symbols to data bits or LLR values

图书馆：
Wireless HDL Toolbox / Modulation

Description

这NR Symbol Demodulator基于5G新广播（NR）标准TS 38.211支持的调制类型，将复杂的数据符号解调为数据位或对数似然比（LLR）值（LLR）值金宝app[1]。这block provides an architecture suitable for HDL code generation and hardware deployment. You can use this block in the development of an NR receiver.

这block accepts data symbols, along with a valid signal, and outputs demodulated bits or LLR values with valid and ready signals. The number of demodulated bits or LLR values for a given symbol depends on the modulation type, as shown in this table.

调制类型	每个符号的位数（NBP）
BPSK	1
qpsk	2
16 Qam	4
64-QAM	6
256-QAM	8
pi/2-BPSK	1

这ready输出端口指示块何时可以接受输入数据样本。您可以使用ready输出端口以控制进入块的上游数据。

Ports

Input

expand all

`data`— Input data symbols
complex scalar

输入数据符号，指定为复杂标量。假设输入星座功率归一化符合NR标准TS 38.211，第5.1节，该块执行解调。[1]。归一化值基于调制类型。

1/√2 for BPSK, QPSK, and pi/2-BPSK
1/√10 for 16-QAM
1/√42for 64-qam
1/√170用于256-QAM

Example:For BPSK modulation, the input values can be[0.707 +0.707i;-0.707 -0.707i]

doubleand单身的数据类型用于仿真，但不支持HD金宝appL代码生成。

对于HDL代码生成，输入数据类型必须为signed fixed point和maximum input word length the block supports is 32 bits.

数据类型：单身的|double|signed fixed point
复杂的数字支持：金宝app是的

`valid`— Indicate valid input data
标量

指示输入数据是否有效的控制信号。当这个值为1（true），该块接受该值data输入端口。当这个值为0（false），该块忽略了该值data输入端口。

数据类型：Boolean

`modSel`— Modulation selection
integer from 0 to 5

Select the modulation type by specifying its corresponding value shown in this table. ValidmodSelvalues are from 0 to 5. Each value represents a specific modulation type, as shown in this table.

Value	调制类型
`0`	BPSK
`1`	qpsk
`2`	16 Qam
`3`	64-QAM
`4`	256-QAM
`5`	pi/2-BPSK

If you specify a value other than one listed in this table, the block displays a warning message and applies QPSK modulation.

doubleand单身的数据类型用于仿真，但不支持HD金宝appL代码生成。

对于HDL代码生成，在fixdt(0,3,0)格式。

依赖性

要启用此端口，请设置Modulation source参数为输入端口。

数据类型：单身的|double|signed fixed point

输出

expand all

`data`— Demodulated data bits or LLR values
标量

输出解调的数据位或LLR值，返回为标量。

当您设置决策类型参数为柔软的，该块输出解调的LLR值。正LLR输出值被认为为0，负LLR输出值被认为为1。输出的幅度给出了对解调位的LLR的分段线性近似。在LLR近似中使用的算法在[1]。该块根据调制类型以相应的缩放系数为返回的LLR缩放，如本表中所示。

调制类型	Scaling Factor
BPSK	4/√2
qpsk	4/√2
16 Qam	[4 8]/√10
64-QAM	[4 8 12 16]/√42
256-QAM	[4 8 12 16 20 24 28 32]/√170
pi/2-BPSK	4/√2

输出单词长度增加了3位，用于带有数据类型的输入signed fixed point。For input with data typesdoubleor单身的, the output data type is the same as the input data type.

当您设置决策类型参数为Hard, the block results in the output containing the bit sequences corresponding to the closest constellation points to the input. The data type of this output isBoolean。

数据类型：单身的|double|signed fixed point|Boolean

`valid`— Valid output data indication
标量

Control signal that indicates if data from thedataoutput port is valid. When this value is1(true), the block returns valid data on thedataoutput port. When this value is0(false), the values on thedataoutput port are not valid.

数据类型：Boolean

`ready`- 指示块已经准备就绪
标量

Control signal that indicates when the block is ready to accept new input data. When this value is1（true），该块在下一个时间步骤中接受输入数据。当这个值为0（false），该块在下一个时间步骤中忽略了输入数据。

这ready信号仍然0（false）直到块输出相应输入数据符号的数据。时钟周期的数量ready信号仍然0（false）取决于所选的调制类型。如果所选的调制类型为16 QAM，则ready信号仍然0（false）3个时钟周期，计算为NBP- 1，然后更改为1（true）表示该块已准备好在下一次步骤中接受数据。

数据类型：Boolean

参数

expand all

`Modulation source`— Source for modulation type
`Property`（默认）|`输入端口`

To specify the modulation type by using theModulation参数，选择Property。To specify the modulation type from themodSelport during run time, select输入端口。

`Modulation`— Modulation type
`BPSK`（默认）|`qpsk`|`16 Qam`|`64-QAM`|`256-QAM`|`pi/2-BPSK`

选择调制类型。

依赖性

To enable this parameter, set theModulation source参数为Property。

`决策类型`— Type of demapping
`柔软的`（默认）|`Hard`

选择拆除类型。

柔软的- 将数据符号删除到LLR值。每个位的LLR值表示位的可能性1or0。
Hard— Demap data symbols to bits1or0。

`舍入方法`— Rounding mode for internal fixed-point calculations
`Floor`（默认）|`天花板`|`Convergent`|`最近`|`Round`|`零`

This parameter specifies the type of rounding mode for internal fixed-point calculations. For more information about rounding modes, see舍入模式(DSP System Toolbox)。当输入为数据类型时，此参数不适用于doubleor单身的。

模型示例

NR Symbol Demodulation of Complex Data Symbols

使用NR符号解调器块将复杂的NR数据符号解码为数据位或LLR值。工作流程遵循以下步骤：

Open Script

Algorithms

expand all

该块根据您指定的删除类型以位或LLR值的形式输出数据决策类型范围：Hardor柔软的respectively. For this demapping, the block implements simplified approximate LLR algorithm[2]。

潜伏

该块捕获有效周期的输出位。块的延迟是13个时钟周期。

This figure shows a sample output and latency of the block when you set theModulation参数为BPSK和决策类型参数为柔软的。

This figure shows a sample output and latency of the block when you specify themodSelvalues as0(BPSK),1（qpsk），2（16 QAM），3（64-qam），4（256-QAM），以及5(pi/2-BPSK) and set the决策类型参数为Hard。

Performance

该表显示了当您提供输入数据类型时，该块的资源和性能数据综合结果用于软决定和硬决策类型fixdt(1,16,14)。这modulation type is applied using themodSel输入端口。生成的HDL针对Xilinx^®Zynq^®- 7000 ZC706 evaluation board.

该设计可实现443.26 MHz的时钟频率，用于软性决定，而硬度决定的时钟频率为420.34 MHz。

资源利用率	软决定	艰难的决定
切片	436	422
切片记录	336	337
DSP	1	0

References

[1] 3GPP TS 38.211。“ NR；物理通道和调制。”第三代合伙项目；技术规格组无线电访问网络。URL:https://www.3gpp.org。

[2]F. Tosato and P. Bisaglia. "Simplified soft-output de-mapper for binary interleaved coded OFDM with application to HIPERLAN/2." ICC 2002, Vol. 2, pp. 664–668.

扩展功能

C/C++ Code Generation
使用Simulink®Coder™生成C和C ++代码。金宝app

This block supports C/C++ code generation for Simulink^®accelerator and rapid accelerator modes and for DPI component generation.

HDL代码生成
Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.

HDL Coder™ provides additional configuration options that affect HDL implementation and synthesized logic.

该块没有任何HDL块属性。

版本历史记录

在R2019b中引入

也可以看看

Blocks

LTE Symbol Demodulator|NR Symbol Modulator

功能

nrsymboldememedulation（5G工具箱）

NR Symbol Demodulator

Description

Ports

Input

data— Input data symbolscomplex scalar

valid— Indicate valid input data标量

modSel— Modulation selectioninteger from 0 to 5

依赖性

输出

data— Demodulated data bits or LLR values标量

valid— Valid output data indication标量

ready- 指示块已经准备就绪标量

参数

Modulation source— Source for modulation typeProperty（默认）|输入端口

Modulation— Modulation typeBPSK（默认）|qpsk|16 Qam|64-QAM|256-QAM|pi/2-BPSK

依赖性

决策类型— Type of demapping柔软的（默认）|Hard

舍入方法— Rounding mode for internal fixed-point calculationsFloor（默认）|天花板|Convergent|最近|Round|零

模型示例

NR Symbol Demodulation of Complex Data Symbols

Algorithms

潜伏

Performance

References

扩展功能

C/C++ Code Generation使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.

版本历史记录

也可以看看

Blocks

功能

`data`— Input data symbols
complex scalar

`valid`— Indicate valid input data
标量

`modSel`— Modulation selection
integer from 0 to 5

`data`— Demodulated data bits or LLR values
标量

`valid`— Valid output data indication
标量

`ready`- 指示块已经准备就绪
标量

`Modulation source`— Source for modulation type
`Property`（默认）|`输入端口`

`Modulation`— Modulation type
`BPSK`（默认）|`qpsk`|`16 Qam`|`64-QAM`|`256-QAM`|`pi/2-BPSK`

`决策类型`— Type of demapping
`柔软的`（默认）|`Hard`

`舍入方法`— Rounding mode for internal fixed-point calculations
`Floor`（默认）|`天花板`|`Convergent`|`最近`|`Round`|`零`

C/C++ Code Generation
使用Simulink®Coder™生成C和C ++代码。金宝app

HDL代码生成
Generate Verilog and VHDL code for FPGA and ASIC designs using HDL Coder™.