主要内容

硬件上的无线通信算法原型

硬件支持包是连接M金宝appATLAB的Add on®和仿真软金宝app件®模拟到硬件。添加诸如Xilinx通信工具箱™支持包金宝app®Zynq®的电台而且SoC Blockset™支金宝app持包的Xilinx设备使您能够在硬件上设计、创建原型并验证您的设计。使用这些支持包，您可以金宝app:

  • 使用基于Xilinx zynq的无线电作为I/O外设来传输和接收实时任意波形。

  • 发射和接收射频信号开箱即用，并轻松配置射频无线电设置，能够在实际条件下快速测试SDR设计。

  • 模拟内存接口，ADC和DAC接口，以及SoC设备上FPGA和处理器之间的通信。

  • 定制和原型无线通信算法。只针对设备的FPGA结构，或者跨ARM部署分区的硬件-软件协同设计实现®处理器和器件的FPGA结构。

  • 运行应用程序示例开始。

目标FPGA在您的Zynq板的工作流程使用生成HDL代码从HDL Coder™和Xilinx Zyn金宝appq平台的HDL编码器支持包或用于Xilinx R金宝appFSoC设备的HDL编码器支持包．如果您还将ARM处理器作为硬件-软件协同设计的目标，则工作流还将使用金宝app仿真软件编码器™，嵌入式编码器®,Xilinx Zynq平台嵌入金宝app式编码器支持包．

有关如何将无线HDL工具箱™参考应用程序部署到硬件设备的示例，请参阅:

如何安装支持包金宝app

一个金宝app支持包是一个允许您使用MathWorks的附加组件®产品与特定的第三方硬件和软件。金宝app支持包使用基础产品的许可证。例如,xilinxzynq无线电通信工具箱支持包金宝app需要“通信工具箱”许可证。

使用MATLAB金宝app安装支持包附加组件菜单。你也可以使用附加组件菜单更新已安装的支持包软件或更新第三方硬件上的固件金宝app。

安装支持包，在MATL金宝appAB上首页选项卡，在环境部分中,点击附加组件>获取硬件支持包金宝app．您可以通过选择类别(例如硬件供应商或应用程序领域)或执行关键字搜索来筛选此列表。

搜索附加组件列表Zynq，并找到以下支援套件:金宝app

  • xilinxzynq无线电通信工具箱支持包金宝app

  • SoC Blockset支金宝app持包Xilinx设备

  • 用于Xilinx R金宝appFSoC设备的HDL编码器支持包

  • Xilinx Zyn金宝appq平台的HDL编码器支持包

  • Xilinx Zynq平台嵌入金宝app式编码器支持包(仅用于硬件-软件协同设计)

支持包安装完成后，金宝app必须设置好主机和无线电硬件。对于Windows®系统，安装程序提供引导安装步骤。Linux®系统中，安装程序链接到手动安装说明。

设计使用要求通信工具箱金宝app支援套件赛灵思公司Zynq的电台

的xilinxzynq无线电通信工具箱支持包金宝app提供了一个参考设计，您可以使用它来创建集成到无线电硬件的IP核。使用HDL Workflow Advisor指导您使用参考设计生成可共享和可重用的IP核心模块。

要使用参考设计，FPGA目标设计必须使用流数据接口，该接口具有指示每个样本有效性的控制信号。无线HDL工具箱块提供了这个接口。使用示例控制总线选择器块将有效的控制信号从总线分离。

要使用支持包部署设计，您的设计必须满足这些先决条件。金宝app

  • 每个数据输入或输出必须为16位。符合参考设计的HDL子系统不支持端口上的复杂信号。金宝app为了处理复杂的输入和输出，模型在子系统边界分离I和Q端口。

  • 为给定的参考设计建模所有端口，即使这些端口没有使用。

  • 在Si金宝appmulink中，输入输出数据和有效信号必须以相同的采样率驱动。因此，子系统的输入和输出时钟速率必须相等。

  • 以HDL子系统的最快速度记录数据和有效信号。

  • 仅fpga的目标工作流程:

    • 不支持双工操作。金宝app使用发送或接收操作，但不要同时使用。

  • 硬件-软件协同设计工作流程:

    • 支持双工操作。金宝app您可以在同一设计中同时使用发射器和接收器模块。

    • AXI4-Lite寄存器端口可以以任意速率进行计时。

    • 在单通道模式下，只能发送或接收包含偶数个样本的数据帧。如果你使用奇数个样本，软件会在每一帧的末尾插入一个零样本。

实时设计遇到的数据量和状态进展集比您在Simulink中模拟的要大。金宝app确保建模并生成控制逻辑以处理子帧之间的重新启动。考虑添加额外的子系统端口，以便在将设计部署到板上之后调试这些扩展状态的可见性。

为调试而设计

一旦将设计部署到电路板上，就很难看到设计中的内部信号。为了提高可见性，您可以在生成IP核之前向子系统添加临时输出端口。可以帮助调试的信号是设计状态、多路选择信号或其他控制参数，以及数据路径中间阶段的数据值。您还可以添加输入端口和多路复用器，以提供外部控制参数的选项，如多路复用器选择信号和增益值。

当您在外部模式下在板上模拟设计时，您可以从Simulink驱动和查看这些端口。金宝app生成的软件模型在板上运行时，为设计的输入和输出端口提供了一个Simulink接口金宝app。

一旦您确信您的设计符合预期，您就可以删除这些端口并重新生成IP核。

另一种调试策略是在FPGA的内存中存储一个已知的输入信号。这个内存可以是Simulink模型生成的HDL代码的一部分。金宝app的LTE MIB恢复和单元扫描使用模拟设备AD9361/AD9364(Xilinx zynq无线电通信工具箱支持包)金宝app示例显示输入端口externalDataSel它提供了存储数据集和来自无线电的实时数据之间的切换。

相关的话题