主要内容

使用模板创建SoC模型

SoC Blockset™模型模板提供的设计模式和最佳实践模型用于模拟,HDL代码生成、SoC部署。模型创建的任何一个SoC Blockset模型模板的配置参数设置为模拟和代码生成。

创建SoC模型使用SoC Blockset模板

有效地模型对SoC硬件设计,通过使用一个SoC Blockset模板创建一个项目。

  1. 在MATLAB®家选项卡,选择金宝app按钮。另外,在命令行输入:

    金宝app

  2. 在仿真软件金宝app®起始页,向下滚动到SoC Blockset部分,其中包含常见的工作流的SoC模板的链接。选择一个模板和保存项目。项目文件夹打开工作区中包含:

    • 一个模型的名字soc_ * _top.slxSoC -顶层模型项目。

    • referencedmodels——一个文件夹包含模型从上面引用的模型。一些模板包括一个FPGA模型和一个处理器模型。其他模板只包含一个引用的模型:一个FPGA模型或处理器模型。

    • 公用事业公司——一个文件夹包含实用函数或testbench所使用的数据模型。

    在仿真软件中打开顶层模型,金宝app项目的快捷方式选项卡上,单击开顶柜模型

  3. 在每个模板,导航到街区标志FPGA算法在FPGA的模型中,或处理器的算法在处理器模型中。这些块突出显示,以方便检测。模板块替换为你自己的算法模型。

    提示

    很容易找到算法模块,按照注释整个模型层次结构。

  4. 打开SoC Blockset块库,选择库浏览器按钮,然后选择SoC Blockset在左窗格中。另外,在命令行输入:

    soclib
    这个库包含用于创建SoC模型和testbenches块。

模板结构

顶级模特的SoC Blockset模板包括一个FPGA子系统,代表了FPGA逻辑打算计划。FPGA子系统包括两个仿真软件模型变体:金宝app

  • FPGA框架模型,为提高模拟性能(不是RFSoC模板)

  • FPGA模型——循环纸浆包,准确性和代码生成

顶部模型还包括一个处理器子系统,代表了软件程序旨在SoC的处理器上运行。FPGA和顶级处理器子系统包含块标记为FPGA算法或算法。用自己的逻辑替换这些算法。上面的模型模板还包含一个内存系统,内存控制器和内存通道。这些块代表在黑板上的物理内存系统。模型通常包括一个寄存器通道(启用处理器和FPGA之间的通信),testbench或I / O模块。

修改项目

修改FPGA模型

从模型、打开FPGA模型通过点击左下角的箭头FPGA块:

FPGA模型包含两个变量:一个框架变体和纸浆包变体。双击你想修改模型的变体。FPGA模型为您修改通常包括两个主要的子系统:

  • FPGA算法封装器,双击打开模型。该算法包装器包含了一个名为green-highlighted子系统FPGA算法。这一块有两个输入和一个输出和被实现为一个乘数。用自己的FPGA算法代替这一块。根据需要添加输入和输出。

  • 测试源包装——这一块包括一个测试源和目的是生成刺激作为输入FPGA算法。修改测试源到您的需要,或者换成另一个源块。如果输入你的FPGA算法从一个I / O块路由,如HDMI或特别提款权,考虑使用一个特定的应用程序模板。

    请注意

    并不是所有的模板包括一个测试源块FPGA的模型。

修改处理器模型

包括一个处理器模型任务管理器块和一个处理器包装。模板实现处理器算法作为一个“通过”线。打开处理器算法包装器,并取代处理器的算法块(用蓝色突出显示)与你需要的算法。

修改注册通道

上面的模型模板还包含一个注册通道处理器和FPGA模型之间的通信。使用注册通道配置FPGA模式中,l或阅读和检查状态寄存器。的注册通道块模板中包含一个寄存器。要添加额外的寄存器必须修改注册通道块参数,FPGA算法,和处理器的算法:

  1. 添加寄存器到寄存器通道——双击注册通道块打开块面具并根据需要添加额外的寄存器。添加寄存器上创建额外的港口注册通道块。有关更多信息,请参见注册通道

  2. 添加处理器模型——导航到港口处理器算法包装模型。导航到处理器模式,点击打开处理器模型项目的快捷方式选项卡。双击处理器算法包装修改它。

    为写寄存器,一个输出端口添加到模块和逻辑来驱动一个值添加到输出端口。为读寄存器,添加一个输入端口和逻辑处理返回的信息从一个读寄存器。从模型中,线的端口注册通道块。

  3. 将端口添加到FPGA模式——导航到FPGA算法包装模型。导航到基于FPGA /帧的处理模型,点击开放FPGA样本模型项目的快捷方式选项卡。双击FPGA算法包装修改它。

    为写寄存器,将一个输入端口添加到模块和逻辑处理返回的信息从一个读寄存器。为读寄存器,添加一个输出端口和逻辑驱动输出端口添加一个值。

    等效的行为当使用仿真软件纸浆包变体,重复这个步骤在FPGA处理模型纸浆包包金宝app装。

  4. 从模型中,线的新港口注册通道块。

另请参阅

|||

相关的话题