5.4 k下载
更新2022年4月18日
Xilinx®Zynq金宝app®-7000平台的HDL Coder™支持包支持IP核的生成，可以使用Xilinx Vivado®或Xilinx ISE集成到FPGA设计中。当与Xilinx Zynq-7000平台的嵌入式Coder®支持包结合使用时，该解决方案可以金宝app使用C和HDL代码生成对Xilinx Zynq SoC进行编程。硬件/软件协同设计工作流涵盖模拟、原型、验证和实现。
此支持包适金宝app用于R2013a及以上版本。
MATLAB版本兼容性
使用R2014a创建
兼容R2014a ~ R2022a
