固定点设计师
固定小数点点と浮动小数点アルゴリズムをモデルモデルし最适を最适最适最适化
Fixed-Point Designer™にに,固定小数点アルゴリズムおよび浮て组み込みに実最适するの型ツールがされいますがさています。,およびターゲット别无の数设定设定含まます。固定点设计师をを使と,ターゲットを意识しシミュレーション(固定小数点点场シミュレーション(固定小数)をトゥルートゥルーするます。そして,その设计をます。〖图库以来“
固定点设计师にに,倍精细度を解析,単精细度や半度浮に変换するのアプリにに変换するのいまたに変换するていますまたにまたまた変换さ。数据度のの満たすデータのの选択できでき效率型を选択できためににハードウェアするするためにをハードウェアががためにををハードウェアがいため构造をなな実ため构造构造をルックアップがなどの构造ををルックアップテーブルなどためためををパターン実などためためををテーブルテーブルためためをををテーブルテーブルためためためするテーブルためためためするするするためこともできます。
CおよびHDLの流量产コード,固定小数点および浮浮点に最适直接さされモデルから直接生さできたモデルから直接生生できモデルから直接生
详细を见る:
固定小数点の指定
アプリケーション固有の语长,2进小数点スケーリング,任意の勾配とバイアスのスケーリング,丸めモードやオーバーフローモードなどの详细な设定を行い,固定小数点プロパティを指定します。
运动小数点シミュレーション
シミュレーションシミュレーションおよび生成で,红细胞零など,非正规なな动小数数量分关节ターゲットの动作をします.matlab®およびs金宝appimulink.®で16ビットビット精密运动小数データ型型使使,有限精能の浮浮。
计测と可催化
モデル全ますますによってしますてデータしますて,设计を探索およびし,设计を探索およびします,设计をを使て,ハードウェアリソースを使て,ハードウェアリソースを使的に,ハードウェアリソース效率的に利用。を最适化します。
派生范囲解析
すべてすべて网罗するシミュレーションシミュレーションテストテストシミュレーションシミュレーションテストテストをシミュレーションテストなくなく,设计の数学的なうことで信号范囲导き出し最悪のののまたはエッジ决定しますます导き出さ决定します。,あらゆるあらゆる起こり得るオーバーフローフロー防止または处处するすることをできできでき
固定小数点の量化
ガイド付きワークフローフローをし,さまざまな固定小数点データ型,その量子化がのし设计内ののダイナミック调查し确认ますししししてててててててててしててててししししししししし小数点のと固定小数点の変わら変わら动手
データデータ型の最适化
システムシステム数据动作に许容许容小少民のを,最适な异种実のて,最适な异种データ型て选択适では。てて计ーしを小气,设计设计の效率を図り図り。
关节近似とテーブルの圧缩
最适なルックアップテーブルテーブル使使,复雑な关联(sqrt,expなど)または复雑なシステムの値をに计算しますをデータとします最适ことでを最适最适でで,ことで,既存でルックアップテーブルを圧缩してメモリ使ををします。
ビットトゥルーコードの生成
アクセラレーション,プロセッサインザループシミュレーション,ソフトウェアインザループシミュレーションシミュレーション,シミュレーションからコード生成まで,モデルベースデザイン(MBD,モデルベース开放)全体でのトゥルーをししますます実现し小表现づく小点点アルゴリズムの解析いをいいいいいいいいいいいいいいいいをを含むいい型を含む含むを适型を含む含む适适型を含む含むた适さされたたた适されれたたのさされれたた必。
HDL最最化行为ブロック
FPGA上でのハードウェア效率の高级包装ののに,qr分类などの线路式式コア行演算の设计をモデルする演算设计をモデルするsimu金宝applinkブロックの固定小数点HDLライブラリ[HM1]ににします.HDL编码器™ををて,これらのブロックをだ设计のHDLコードを生成しし。
オーバーオーバーフローおよび桁桁落ちの
オーバーフロー,桁落ち,无駄な范囲や度の生长源を特种,追迹,デバッグし,理论,モデルモデルコードそのトゥルー比较の。モデルとコードのトゥルーをし。で问题点の検出を可能にするモデルベースの多くの利点を最最。
数量エッジケースをテスト
�度を持つ信号ののわせ,整数型,移动小数,または固定小数点で生成します。