• Zynq®-7000の概要
• Zynqプラットフォームとソフトウェアの設定
• MATLAB®環境の設定
• Zynqハードウェアへの接続テスト

目的:組込みコード生成用に仿金宝app真软件モデルを設定し,効率的に生成コードを理解する方法を学びます。

• 組み込みアプリケーションのアーキテクチャ
• ERTコードの生成
• コードモジュール
• 生成されたコードのデータ構造
• 高密度脂蛋白コード生成のため金宝appの仿真软件®モデルの設定
• 高密度脂蛋白ワークフローアドバイザーの使用

• プログラマブルロジック用のサブシステムの設定
• ターゲットインターフェイスおよび周辺機器の設定
• IPコアの生成およびVivadoとの統合
• FPGAビットストリームのビルドと展開
• ソフトウェアインターフェイスモデルの生成と展開
• エクスターナルモードでのパラメーターの調整

目的:AXI4-Streamインターフェイスを使用して,プロセッシングシステムとプログラマブルロジック間でデータを転送する方法を学びます。

• AXIインターフェイスの概要
• AXI4-Liteアプリケーション
• AXI4-Streamの使用
• AXI4のパフォーマンスに関する考慮事項

目的:Zynqプラットフォーム上で動作しているアルゴリズムを検証するためにプロセッサインザループを行う方法や実行プロファイリングを行う方法を学びます。

• Zynq®のプロセッサインザループ(公益诉讼)ワークフロー
• モデル参照による公益诉讼検証
• 公益诉讼によるコード実行プロファイリング
• 公益诉讼の注意事項

目的:Zynqプラットフォーム上で動作しているリアルタイムアプリケーションと仿真金宝app软件の間の通信としてUDPインターフェイスを使用する方法について学びます。

• データインターフェイスの概要
• データストリーミング用のUDPブロックの設定
• 金宝app仿真软件®とZynq®間でのデータの同期
• UDPインターフェイスに関する考慮事項
• AXI流のデータインタフェース
• 設計の分割
• データインタフェースに関する考慮事項

目的:プロセッシングシステム上でペリフェラルを統合するためにデバイスドライバを開発する方法について学びます。

• デバイスドライバー開発のワークフロー
• レガシコードツールの使用
• GPIOインターフェイス
• デバイスドライバーのクロスコンパイル

目的:Vivado用の再利用可能なIPをパッケージ化し,カスタムボードとリファレンス設計に登録する方法について学びます。

• カスタムリファレンス設計を作成する理由
• Vivado®用の再利用可能なIPの作成
• リファレンス設計の概要
• リファレンス設計のカスタマイズ
• ボードとカスタムリファレンス設計の登録

• Zynqオブジェクト
• Linuxコマンド

• 固定小数点演算のスケーリングと継承
• 定点设计师™のワークフロー
• 固定小数点アドバイザーの使用
• 固定小数点ツールの使用
• コマンドラインインターフェイス