建模和仿真如何将算法开发和SoC设计结合在一起

作者:马克·科里斯和埃里克·西根,MathWorks


在本文中,您将了解建模如何帮助算法和嵌入式软件工程师的小团队设计一个电机控制算法,并在可编程的片上系统(SoC)上实现它。我们是这个团队的嵌入式工程师。我们将展示建模如何帮助我们划分设计,平衡功能行为与实现资源,以及在实验室中进行测试。

可编程soc,如Xilinx®Zynq®SOCS和英特尔®SoC fpga在同一芯片上结合了可编程逻辑和微处理器核心,为设计团队提供了算法部署在广泛应用中的新平台,包括嵌入式视觉、通信和电机和电力电子的控制。这些设计团队通常包括两类工程师:算法工程师,负责基于数学或基于规则的算法的概念开发和细化;嵌入式工程师,负责优化算法并在嵌入式设备的软件或硬件中实现它们。

算法工程师通常在开发过程的早期使用建模,以获得对他们的算法在功能上正确应用的信心。另一方面,嵌入式工程师并不总是看到建模的好处。然而,当这些团队不密切合作时,结果可能是错误检测延迟,导致项目延迟;过度使用资源;或者由于不充分的设计和测试迭代而损害功能。

我们开始看看建模是否可以帮助两种算法和嵌入式工程师创造更有效和协作的设计过程。我们希望专注于建模算法组件,我们可以使用模拟探索。我们将使用模拟来帮助我们进行分区决策,使用模拟和代码生成与实现资源平衡功能行为,并自动化生成的代码和手部代码的集成和部署,以便更有效地使用实验室时间。

提出了工作流

我们提出了一个工作流,这将是模型和手部代码生成的代码混合。(在整个文章中,我们将指的是设计的手工编码部分参考设计)。我们将从算法开发人员提供的模型开始,并通过添加实现细节迭代地细化模型。在每个迭代中,我们将模拟系统行为,确保功能算法模型的正确性,实现与代码生成算法,获得代码,表现得像模型,然后用我们的参考设计自动化集成确保硬件实现一个可重复的过程(图1)。

图1开发和部署电机控制算法到SoC的工作流。

选择硬件平台

对于这个案例研究,我们决定设计一个速度控制器的永磁同步电机使用磁场定向控制(FOC)算法,然后将其部署到Zynq-7000 All Programmable SoC Intelligent Drives Kit II(图2)中。我们之所以选择电机控制,是因为算法工程和嵌入式工程师经常需要在该应用中协同工作。我们选择了Zynq智能驱动套件II,因为它很容易获得,并提供了我们所需的I/O支持。金宝app

图2。Zynq智能驱动套件II,可选测力计系统(来自Avnet Electronics Marketing)。

Zynq Intelligent Drives Kit II是由想要测试在Zynq Z-7020 SoC设备上运行的电机控制算法的工程师使用的开发平台。基于Zedboard开发板,套件包括一个模拟设备FMC电机控制模块和24V无刷直流电机配备1250循环/转编码器。因为我们想要在一系列的操作条件下测试电机控制算法,所以我们使用了Zynq智能驱动套件II和一个可选的测功机系统。

分区算法组件

在选择硬件平台后,我们审查了算法工程师提供的初始系统仿真模型,并确定了部署到SoC所需的额外算法组件。该模型包括一个基于数据表参数的电机控制器算法。该算法由外速度控制环和内电流控制环组成。

虽然此模型捕获了控制器的核心数学,但它没有考虑到其他操作模式(如ADC,编码器和PWM)或算法组件的效果(禁用,打开环路和编码器校准).我们使用算法工程师来识别要模拟的算法组件,并决定是否在SOC上实现ARM上的这些组件或可编程逻辑(图3)。

图3.算法组件的分区。

我们详细阐述了初始系统模型,以包括新的算法组件(图4)。为了实现系统仿真,我们创建了与电机模型交互的现有外围设备的集总参数模型。例如,我们计划在部署设计中重用编码器外设的现有HDL代码。编码器外设读取50 MHz的数字脉冲流,并将其转换为由控制器算法在25 kHz读取的计数信号。如果我们直接建模这个脉冲流,我们将在系统模型中引入50 MHz的动态,并显著增加仿真时间。相反,我们创建了编码器的集总参数模型,将电机模型中的理想转子位置转换为算法组件所看到的编码器计数信号。在这种保真度水平上建模使我们能够模拟测试编码器校准组件所需的启动条件,并引入位置量化效果来测试速度控制组件(图5),同时保持合理的仿真时间。

图4。系统仿真模型。
图5.系统仿真结果,用于校准编码器并踩速度命令。

我们选择在ARM上实现算法组件,如果它们需要几千赫或更少的速率。设置几个kHz速率的限制是因为我们计划运行Linux®ARM的操作系统。需要更快速率的算法组件将在FPGA上实现。

我们希望尽可能在ARM上实现算法组件,因为我们发现在ARM上的设计迭代比在FPGA上更快。将算法定位到ARM核心更容易,因为它支持本地浮点数学操作。金宝app大多数fpga执行浮点数学效率不高,因此针对可编程逻辑需要将算法转换为固定点的额外步骤。此外,我们发现为ARM编译C代码的过程一般比为FPGA编译HDL代码的过程快。

我们使用模拟来确定算法组件是否可以以足够慢的速率执行算法,或者需要FPGA。例如,算法工程师最初提出了在25 kHz处运行的编码器校准程序,这必须在FPGA上实现。我们使用模拟来测试我们是否可以在1 kHz运行编码器校准分量,发现我们可以,并决定在手臂上实施。

平衡功能行为和实现资源

一旦我们有了功能上正确的模型和期望的部件率,我们分组的所有组件用于C代码生成到一个算法C模型和所有组件用于高密度脂蛋白HDL代码生成到一个算法模型(图6)。然后我们迭代实现细节添加到模型和生成的代码,直到我们觉得适合在一个可接受的数量的内存和执行组件rate.

图6. C和HDL代码生成的控制器算法模型。

我们使用嵌入式编码器®从算法C模型生成C代码并生成总结调用接口和估计数据内存使用的报告。在审查报告时,我们意识到所有数据类型都是双精度浮点。我们希望将与FPGA界面的数据是整数或固定点,其余的数学是单精度浮点。我们将这些数据类型应用于模型,使用模拟来验证行为仍然可以接受,然后生成改进的代码。此时我们感到相信代码适合在手臂上实现。

由于定点操作在fpga上消耗较少的资源,我们将算法HDL模型作为定点实现。为了实现这一点,我们与算法工程师一起识别和绑定设计中的关键信号范围(电流、电压和速度),然后使用定点设计器™来定义定点数据类型,以确保计算不会溢出。我们使用HDL Coder™来生成代码和摘要报告。

我们查看了报告的资源估计部分,以确定似乎出乎意料地大的数学运算。例如,我们最初对单词长度的选择导致两个34位数字相乘,我们认为这将不必要地消耗FPGA资源。我们能够在资源利用报告中识别这个问题,降低模型中的精度,使用仿真来验证功能仍然正确,然后生成改进的代码。我们使用Xilinx Vivado®设计套件以扫描代码并验证其满足时间要求。

在实验室中测试

一旦我们有了候选算法实现,我们就准备将它与参考设计集成起来。我们开始手动集成生成的C函数与我们的手工编码的ARM嵌入式项目,并集成生成的HDL实体与我们的手工编码的Vivado项目。然而,我们意识到,如果我们总是手动执行集成,我们将需要参与实验室中的每个设计迭代。我们使用此工作流的目标之一是使算法工程师能够在实验室中自动化集成和部署过程。

我们使用了Xilinx Zynq-7000平金宝app台的HDL Coder支持包来注册我们的手工编码Vivado项目作为参考设计。然后,我们能够自动集成生成的算法HDL代码与我们的手代码,构建一个位流,并下载到FPGA。我们使用Xilinx Zynq-7000平台的嵌入式编金宝app码器支持包,自动将生成的算法C代码与Linux操作系统集成,构建一个可执行文件,下载到ARM,并从Simulink与之交互金宝app®.支持包提金宝app供了AXI互连,使ARM核心算法组件和可编程逻辑之间的通信成为可能。

在初始系统设置期间,算法和嵌入式工程师在实验室中一起工作是必不可少的。作为嵌入式工程师,我们必须设置部署配置,并与算法工程师一起验证基本功能。系统建立后,算法工程师可以使用Simulink作为与SoC的主接口,独立迭代设计。金宝app

算法工程师测试了部署的控制器,并确定它没有交付预期的响应。仿真和硬件结果的比较表明,我们错误地计算了ADC计数到电流的映射。算法工程师创建了额外的测试,以更好地表征电机的转矩常数,并改善仿真和硬件之间的相关性(图7)。

图7.模拟和硬件结果的比较。

仿真和硬件测试结果之间的高度相关性给了我们信心,我们可以在模型级别上做出设计决策,并进一步减少实验时间。例如,马达一度在实验室中旋转,但在特定条件下变得无法控制。我们认为该问题与在FPGA上实现的定点速度计算中的溢出有关。我们在模拟中重现了这个问题,并在关于电机最大速度的初始假设中发现了一个缺陷。我们能够在模拟中调试和解决问题,并且只使用实验室时间来验证更改。

这种方法的好处

这里描述的工作流使我们能够与算法工程师更有效地工作。通过仿真,我们评估了算法分区对系统性能的影响,并验证了编码器校准分量可以从更高速率可编程逻辑分区移动到较低速率的臂分区。

模拟还允许我们在保持功能行为的同时做出节约实现资源的决策,例如在可编程逻辑中减少数学操作的字长,或将通过AXI互连传递的数据从浮点数据类型转换为定点数据类型。最后,我们在实验室的原型测试帮助我们识别了将ADC计数映射到电流的错误,并使我们的算法工程师能够运行进一步的测试来表征电机的转矩常数。

总的来说,工作流程支持我们和算法工程师之间的金宝app密切合作,在实验时间的时间内产生更有效的实现。

想知道更多吗?

有关本文中描述的工作流的详细信息,请查看永磁同步电机的磁场定向控制.此Zynq电机控制示例包括Simulink模型和MATLAB金宝app®我们的研究中使用的脚本运行模拟,生成代码,测试硬件,并使用硬件测试的结果进行比较运行。

如果您对原型电机控制算法感兴趣,或想再现本文和示例中显示的结果,了解更多关于Avnet Zynq智能驱动套件II来自Avnet Electronics Marketing。

要将Zynq电机控制示例扩展到不同的硬件配置或来自Xilinx或Intel的不同类别的SoC fpga,请参考示例定义和注册定制板和SOC工作流程的参考设计

为了进一步了解如何制作准确的模型的永磁同步电机和无刷直流电机使用的Simulink,审查的文章金宝app为控制系统设计和验证创建电动机的高保真模型

发布2016 - 92977v00