主要内容
Xilinx FPG金宝appA板的HDL编码器支持包
生成以下的HDL代码赛灵思公司开发板
Xilinx的HDL编金宝app码器™支持包®FPGA板支持IP核生成和FPGA交钥匙工作流，以编程支持Xilinx FPGA。金宝appIP核生成和FPGA交钥匙工作流帮助您将算法I/O映射到板载接口，生成HDL代码，并合成生成的代码。HDL编码器还提供与Xilinx Vivado的集成®或Xilinx ISE将生成的代码合成为位流，可以直接下载到Xilinx FPGA开发板上。
设置和配置
设置并安装支持包，以便与所支持的第三方工具和金宝app硬件一起使用
硬件软件合作设计基础知识
了解软硬件协同设计工作流以及如何使用workflow Advisor在FPGA板上运行算法
自定义IP核生成
从您的DUT生成HDL IP核心，用于部署到默认的系统参考设计或注册在板上的自定义参考设计
定制板和参考设计
为Xilinx FPGA定义和注册定制参考设计或定制板
部署
创建位流包含用户编程和下载到FPGA硬件
你也可以从以下列表中选择一个网站:
