代码生成选项HDL编码器高时钟频率

4视图(30天)
你好,
我使用仿真软件模型的代码是由高密度脂金宝app蛋白编码器。我的设计有很多过滤阶段。生成的代码对于一些过滤阶段执行在FPGA,但在设计时根据需要移动到更高的时钟频率高密度脂蛋白编码器生成的代码无法执行令人满意。输出波形显示不必要的矛盾和瞬时变化的形式模拟输出峰值。传播波形观察通过捕获输出在电脑显示器使用芯片范围。请通知我如果有任何选项被激活在高密度脂蛋白编码器优化时钟生成更高的频率。
克里斯

答案(1)

Girish Venkataramani
Girish Venkataramani 2014年3月3日
  • 你怎么到达时钟频率?你把它作为一个综合约束吗?约束满足吗?时钟频率是什么伊势报道时,你将频率设置为在FPGA上运行?你看到同样的故障,当你慢下来时钟吗?
  • 你注册你的输出吗?如果没有,有可能你会看到故障特别是如果有一个从一个寄存器组合路径,你插入chipscope。