FPGA-in-the-Loop (FIL)模金宝app型块创建

3视图(30天)

显示旧的评论

安德鲁·库尔茨 2019年1月9日

评论道: 安德鲁·库尔茨2019年1月10日

你好,我是有困难在创建一个费尔块对数据流进行中值滤波。

我一直在使用“FILSimulinkWithVHTE金宝appxample”示例文件和试图替代HDL Algorithm_fil1块与一个指定Xilinx FPGA。(见块箭头指向它)

我假设,费尔模型看起来像这样:

在输入端口1的类型是“单身”,和2 - 6是布尔。输出1是布尔,而输出2是一个“pixeldata”。然而,当我试图生成HDL代码,我得到一个错误

有人有什么建议或者例子让工作费尔块能够执行图像处理的算法?我无法解构提供的费尔块来确定其初始结构是什么。

谢谢。

Bharath Venkataraman 2019年1月9日

HDL代码处理单一数据类型像素输入吗?你可能想尝试用适当的定点HDL处理的像素数据。

FPGA、ASIC和SoC发展视觉HDL工具箱 HDL代码生成和部署

找到更多的在HDL代码生成和部署在帮助中心和文件交换

R2018b

找到宝藏在MATLAB中央,发现社区如何帮助你!

开始狩猎!