“通过基于模型的设计，我们可以更早地验证我们的算法和系统功能，适应规格变化更快，并评估更多的设计替代方案，而不是我们传统的设计流程。基于模型的设计有助于弥合算法专家和RTL工程师之间的差距。“
Mamoru Kamiya, Renesas System Design
瑞萨系统设计(Renesas System design)是瑞萨电子(Renesas Electronics)旗下的设计和应用技术公司，主要开发asic、大规模集成电路(LSI)系统、微型计算机以及电子产品的核心技术。下载188bet金宝搏这些核心技术包括用于汽车显示系统和数字成像设备的先进图像处理和滤波算法。
为了加快asic图像处理知识产权(IP)核心的设计和实现，瑞萨工程师采用了基于MATLAB的模型设计®和仿真软金宝app件®．
“因为我们开发的IP核心将用于多个产品，它必须是高质量和灵活的，”瑞萨系统设计公司的高级设计工程师Mamoru K下载188bet金宝搏amiya说。“基于模型的设计使我们能够通过在开发的早期阶段生产实时原型，系统地探索设计替代品，通过广泛模拟测试案例来实现这些目标。”
瑞萨工程师采用了基于模型的图像处理算法开发和实现的设计。
在MATLAB和Simulink中，工程师根金宝app据规范开发了图像处理系统的浮点模型。他们通过仿真输出图像，将图像处理算法的效果可视化，对模型进行了早期功能验证。
该团队使用计算机视觉工具箱™可视化系统模型的输出图像。
通过fixed -point Designer™，他们将浮点设计转换为固定点设计。Fixed-Point Designer中的Fixed-Point Advisor工具使他们能够自动化转换步骤，并检测溢流和底流条件。
在比较定点和浮点版本的仿真结果之后，团队使用HDL Coder™从他们优化的Simulink模型生成可合成的HDL代码。金宝app
使用HDL编码器和HDL Verifier™，团队生成了一个测试台，它们用于通过Simulink和Cadence通过Cosimulation验证HDL金宝app®敏锐的®．
他们使用MATLAB脚本优化了设计的速度和面积，以满足规范。这个脚本使用一系列的HDL Coder资源共享因子和流水线选项生成代码的多个版本，并使用Synopsys合成每个版本的代码®设计编译器。然后，该团队比较了合成结果，以确定最佳设计。
他们将合成的代码部署到Stratix®Altera的FPGA(现在是英特尔的一部分)用于原型测试，然后用从相同的Simulink模型生成的HDL代码合成用于asic的IP核。金宝app
瑞萨工程师已经使用Simulink和HDL Coder完成了图像处理系统的开发，并计划在未来的图像处理技术项目中使用基于模型的设计。金宝app
探索了多种设计优化和替代方案．“通过基于模型的设计，我们能够通过改变位宽、资源共享因素和管道寄存器的数量，然后重新生成HDL代码，系统地优化设计，”Kamiya说。“这种能力使得探索其他设计选项和执行参数优化以满足规格变得容易。”
生成的高效HDL代码．“优化后，自动生成的代码与我们最好的手写代码具有基本相同的区域和速度特征，”Kamiya说。“由HDL编码器生成的HDL代码在120 MHz的目标时钟频率下使用略微更少，而不是我们手写的等效HDL代码。”
快速获得的重要工程技能．“通过使用Simul金宝appink和HDL编码器，一名未以前的硬件经历的工程师在大约六个月内学习RTL设计，”Kamiya说。“这种功能是有助于使三个工程师的团队能够在同一时间框架中在FPGA上设计和部署复杂的图像处理算法。”
您还可以从以下列表中选择一个网站：