”仿真软件MATL金宝appAB和HDL编码器对我们是不可或缺的,因为我们模拟调试和验证我们的设计作为一个可执行的规范,然后生成初始HDL在几乎没有时间。”
Atsushi Esumi Siglead
今天的存储设备,包括固态硬盘(ssd)和硬盘驱动器(hdd),需要先进的高速信号处理子系统数据加密和纠错。在许多组织中,工程师开发这些子系统的初始算法C或c++。然后作为写作的参考模型的算法和FPGA验证HDL代码或ASIC实现。翻译参考HDL C算法既耗时又容易出错,因为工程师们将C的连续行为映射到并行硬件的行为。这一过程使得设计迭代非常困难。
工程师与MATLAB Siglead inc .)使用基于模型的设计®和仿真软金宝app件®之间的桥梁的算法开发和HDL实现。”从一个参考模型设计了一个算法工程师开发的高密度脂蛋白或RTL实现硬件工程师是很困难的,因为工程师来自不同背景,“说Atsushi Esumi Siglead总裁兼首席执行官。“与MATLAB仿真软件,我们的算金宝app法工程师可以自己产生高密度脂蛋白。这种加速发展和使我们的硬件工程师专注于其他关键设计任务,如速度和大小优化。”
Siglead想缩短开发时间的两个核心信号处理系统:一个纠错系统的硬盘,最初在一个FPGA和一个AES实现ASIC的SSD。
硬盘上项目,Siglead需要评估几个设计确保FPGA实现尽可能紧凑。在SSD上项目,实时性能和时间会议的关键组件的6.4 Gbps的要求。
这两个项目都是异常困难的使用Siglead的传统工艺发展中HDL C,然后手工编码的参考模型。“我们的系统包括复杂的信号流和反馈循环,难以描述在C语言中,“Esumi解释道。“即使我们已经添加了工程师,我们不可能按时完成的项目,因为更大的团队将增加沟通的挑战。”
在过去,很难确定参考模型之间的任何差异的原因结果和高密度脂蛋白的结果。系统级验证的比特误码率和其他性能指标也是一个挑战。
Siglead工程师使用MATLAB仿真软件,高密度脂蛋白编码金宝app器™模型,模拟、验证和自动生成synthesizable HDL代码在固态硬盘和硬盘驱动器系统信号处理组件。
硬盘驱动器的信号处理组件,几个设计工程师使用仿真软件模型,包括并行体系结构,组装的采样信号驱动进入数据。金宝app
仿真软件金宝app模型在整个项目中担任一个可执行的规范,使团队通过仿真验证早期设计的功能。
使用定点设计师™,团队转换浮点设计固定的点。然后完成cycle-accurate模型优化的定点数据类型。
生成的工程师bit-true synthesizable硬件描述语言(VHDL)®代码从定点仿真软件模型使用HDL编码和部署Xilin金宝appx®斯巴达式的®6 FPGA。他们验证FPGA实现通过比较其输出与输出cycle-accurate仿真软件模型。金宝appSSD的控制器,Siglead工程师开发和测试加密算法在MATLAB的关键。然后用MATLAB功能块的算法合并到一个仿真软件系统模型。金宝app
从那时起,工程师们遵循了同样的工作流,他们已经使用的硬盘项目。验证浮点模型之后,他们转换到定点使用定点设计师。他们然后用高密度脂蛋白HDL代码生成编码器和高密度脂蛋白模拟器模拟的代码。
Siglead项目如期完成。最后的ASIC设计的固态硬盘控制器已经提交给铸造生产工程样品。硬盘驱动器的设计组件已经投入生产。
开发时间减少约75%。”自动生成HDL代码验证,cycle-accurate仿真软件模型,我们排除了所需的时间手工编写HDL和验证其功能,“Esumi说。金宝app“我们估计硬盘项目将需要四个月,但我们一个月就完成了。SSD的项目,已经两个月使用我们之前的流程,完成在一个星期。”
在数小时内完成设计修改。“与MATLAB仿真软件和高金宝app密度脂蛋白编码器我们大大加速设计迭代,“Esumi指出。“在SSD上项目,当我们修改设计以提高性能通过并行化,我们在三个小时内完成了修改。与我们之前的流程,我们需要三天。”
工程的效率提高了。“MATLAB和Simu金宝applink仿真使我们花更多的时间在生产工程工作,包括开发算法和探索设计方案,“Esumi说。SSD的复杂的信号处理算法是由两个工程师,在RTL实现设计本身使用HDL编码。”
