FPGA可编程滤波器

这个示例使用:

打开脚本

这个例子展示了如何实现一个可编程数字滤波器对硬件。你可以通过加载程序过滤所需的响应系数为内部寄存器使用主机接口。

在这个例子中,我们将实现一个过滤器,银行各有不同的反应,在芯片上。如果所有的过滤器有一个直接形式冷杉结构,和相同的长度,然后我们可以用一个主机接口加载系数为每个响应寄存器文件。

这种设计增加了延迟的前几个周期输入样本可以处理加载系数。然而,它的优点是相同的滤波器硬件可编程与新系数来获得不同的滤波器响应。这节省了芯片面积,否则每个过滤器将分别实现芯片。

考虑两个FIR滤波器,一个低通响应和高通滤波响应。通过使用指定的系数模型属性> > InitFcn回调函数。

的可编程的冷杉通过寄存器块加载的低通滤波器系数主机行为模型先,和流程输入唧唧喳喳样品。那块加载高通滤波系数和过程同样的唧唧声样本。

的coeffs_registers块加载时系数为内部寄存器write_enable信号是高。影子寄存器的更新系数寄存器时write_done信号是高。影子寄存器可以同时加载和数据处理的过滤器的实体。第二组块负载系数的同时处理过去的几个输入样本。

这个模型配置为使用一个完全的并行体系结构离散冷杉过滤块。你也可以选择串行架构的高密度脂蛋白块属性菜单。

比较测试设计(DUT)参考滤波器,打开和运行示例模型范围。

您还可以查看逻辑分析仪的信号。逻辑分析仪可以查看多个信号在一个窗口。它也很容易发现信号的转换。

从模型的将来发布启动逻辑分析仪。

感兴趣的信号——输入系数,写地址,写实现,编写完成,过滤器,过滤掉,添加了引用,和错误的逻辑分析仪观察。

逻辑分析仪显示也可以控制在一波或per-divider基础。修改单个波或分频器,选择一波或分频器,然后单击“波”选项卡。一个有用的可视化方式在逻辑分析仪模拟格式。

在逻辑分析仪的进一步信息,请参考逻辑分析仪文档。

你必须有一个高密度脂蛋白编码器™许可生成这个例子的HDL代码模型。使用此命令可生成HDL代码。

systemname = [modelname“通过寄存器/可编程冷杉”];makehdl (systemname);

使用此命令来生成一个试验台相比,高密度脂蛋白模拟对模型模拟结果的行为。金宝appmakehdltb (systemname);

下面的图显示了ModelSim®HDL模拟器在运行生成的,文件脚本测试台上。比较ModelSim的结果与仿真软件的结果绘制。金宝app