主要内容

使用逻辑分析仪可视化多个信号

通过使用逻辑分析仪可视化可编程FIR滤波器的多个信号。有关此示例中使用的模型以及如何配置该模型以生成HDL代码的更多信息,请参见FPGA可编程FIR滤波器

可编程FIR滤波器

打开示例模型。

modelname =“dspprogfirhdl”;open_system (modelname);

考虑两个FIR滤波器,一个具有低通响应,另一个具有高通响应。函数可以指定这些系数InitFcn *回调函数。要指定回调,请选择>模型属性>模型属性.在对话框中回调选项卡上,选择InitFcn *

可编程FIR寄存器块加载低通系数从宿主行为模型首先阻塞并处理输入的啁啾样本。然后,该块加载高通系数并再次处理相同的啁啾样本。

打开可编程FIR寄存器块。

Systemname = [modelname .'/可编程FIR通过寄存器'];open_system (systemname);

模拟

运行示例模型。

sim (modelname)

打开作用域。

open_system ([modelname/范围的]);

比较DUT(测试中的设计)输出与参考输出。

使用逻辑分析器

逻辑分析仪使您可以在一个窗口中查看多个信号。它还可以很容易地检测信号转换。

感兴趣的信号(输入系数、写地址、写启用、写完成、输入过滤、输出过滤、引用输出和错误)已被标记为模型中的流。单击工具栏中的流媒体按钮并选择逻辑分析仪

逻辑分析仪显示所选信号的波形。

修改显示

在Logic Analyzer中,您可以修改所有显示通道的高度以及通道之间的间距。单击设置按钮。然后,修改每个波的默认高度和间距。点击应用以显示背景中的新维度。

要放大波形,请单击放大时间按钮。缩放和平移部分工具栏。你的光标变成了一个放大镜。然后单击并拖动以选择波形上的区域。

逻辑分析器现在显示您所选择的时间跨度。

您还可以控制每个波形的显示。若要修改单个波形,请双击信号,选择信号,然后单击选项卡修改其设置。

显示CoeffIn有符号十进制模式的信号。转换使用模型中为该信号定义的小数位和整数位。

Logic Analyzer中另一种有用的可视化模式是模拟格式。查看过滤器过滤掉,裁判了模拟格式的信号。

您还可以在显示中添加分隔符。单击添加分频器按钮。

的上指定分隔符的名称分频器选项卡。添加第二个分隔符。在选中的波下面添加一个分隔符。如果没有选择波,它将被添加在显示的底部。要移动分隔符,请单击分隔符名称并将其拖动到新位置。或者,使用移动箭头在分频器选项卡。

注意分隔线在它的新位置。

有关使用波形显示工具的更多说明,请参见逻辑分析仪