速度和区域优化

通过资源共享，流，管道，RAM映射，循环优化的改进

对于您的目标硬件，生成HDL代码，该代码通过使用速度和区域优化来满足时间和区域要求。区域优化减少了您的设计资源使用情况。速度优化改善了目标FPGA上设计的时机，因此设计通过优化关键路径以更高的频率运行。要了解有关HDL Coder™中每种优化类型的更多信息，请参见HDL编码器中的速度和区域优化。