我已经创建了一个参考设计,注册不同的zynq配置正确,并已经能够运行仿真软件模型在外部模式与位流装上zynq FPGA部分的,但是只有一个阿喜总线启用ipcore可以连接到生成的仿真软件。金宝app当我添加第二个axi互连,与其他axi设备使用,拒绝开始和时间的软件模型。
下面的错误只有当我有超过1 axi端口:
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
试图与主机建立连接192.168.1.101通过端口17725。错误发生在执行外部模式MEX-file ext_comm:未能连接到目标。失败可能的原因:1)目标不开启。b)目标不是连接到你的主机。c)上运行的应用程序的模型不是目标。你可能点击停止按钮。如果运行按钮没有变暗,点击它。否则,单击Build按钮,下载和运行您的应用程序的目标。
引起的:试图打开一个rtIOStream出错。更多细节可以在MATLAB命令窗口
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
在我的注册文件,我在plugin_rd以下代码片段。m试图添加两个时钟,以及两个阿喜。我想注册,但高密度脂蛋白工作流顾问并不区分一个axi奴隶端口,和其他。也不允许我们选择时钟Axi组件将由:
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - % % %添加接口添加hRD时钟界面。addClockInterface (…“ClockConnection”、“clk_wiz_0 / clk_out1’,……“ResetConnection”、“proc_sys_reset_0 / peripheral_aresetn ');hRD。addClockInterface (…“ClockConnection”、“clk_wiz_0 / clk_out2’,……“ResetConnection”、“proc_sys_reset_0 / peripheral_aresetn ');hRD %添加AXI4和AXI4-Lite奴隶接口。addAXI4SlaveInterface (…“InterfaceConnection”、“axi_interconnect_0 / M00_AXI’,……“BaseAddress”、“0 x40010000’,…… 'MasterAddressSpace', 'processing_system7_0/Data'); hRD.addAXI4SlaveInterface( ... 'InterfaceConnection', 'axi_interconnect_0/M00_AXI', ... 'BaseAddress', '0x40010000', ... 'MasterAddressSpace', 'processing_system7_0/Data');
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
Matlab版本:2017 Vivado版本:2016.2
