Filter design HDL Coder的设计输入是一个量子化的过滤器，您可以通过以下两种方式之一创建:

• 利用DSP系统工具箱设计并量化滤波器
• 用信号处理工具箱™然后量化它DSP系统工具箱

Filter Design HDL Coder支金宝app持几种重要的滤波器结构，包括:

离散时间有限脉冲响应，包括对称、反对称和转置结构

二阶截面(SOS)无限脉冲响应(IIR)，包括直接形式I、II和转置结构

多重速率的过滤器其中包括级联积梳(CIC)插补器和小数器、直式FIR和转置FIR多相插补器和小数器、FIR保持器和线性插补器以及FIR多相采样率转换器结构

分数延迟滤波器，包括Farrow结构

Filter Design HDL Coder可以从级联的多速率和离散时间滤波器生成HDL代码。这些单速率和多速率滤波器结构都支持定点和浮点(双精度)实现。金宝app此外，FIR结构支持无符号不动点系数。金宝app

您可以从Filter Designer应用程序或Filter Builder应用程序为定点过滤器生成VHDL或Verilog代码。当从任何一个应用程序生成HDL代码时，您可以设置HDL生成选项来指定实现架构、选择端口数据类型、插入管道寄存器等。其他选项允许您为您的过滤器HDL设计生成和配置一个测试台。

您可以生成VHDL或Verilog测试台来模拟和测试生成的HDL代码。此外,与高密度脂蛋白校验™，则可以生成金宝app^®在Simulink中运行的行为过滤模型和测试，与在Cadence中运行的生成的HDL相连接金宝app^®敏锐的^®和Xcelium™模拟器，或Mentor^®ModelSim^®和,^®模拟器。通过允许您直接比较生成的HDL代码的结果和运行在Simulink中的行为过滤器模型的结果，协同仿真简化了过滤器设计的验证。金宝app这种集成允许您应用MATLAB和Simulink的高级分析和可视化功能来测试、调试和验证您的滤波器设计的HDL实现。金宝app