Esa Matti Turtinen和Joonas Järviluoma,诺基亚
本演示文稿介绍了用于诺基亚无线通信SoC知识产权(IP)快速原型制作的高级综合(HLS)工作流。本演示介绍了ASIC的设计和FPGA原型工作流程,并介绍了针对HLS的良好设计实践。本演示还研究了使用HDL编码器生成HDL代码™, 工作流过程中可能出现的问题,以及克服这些问题的解决方案。HLS工作流程通过一个示例设计进行检查,该设计可扩展和限制IQ数据的能力。本演示文稿展示了在FPGA环境中对设计的验证。它集中于评估HDL编码器HLS工作流程的使用情况和好处,该工作流程针对SoCs的快速原型。金宝搏官方网站
记录日期:2016年4月21日
您还可以从以下列表中选择网站:
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家/地区网站未针对您所在地的访问进行优化。