使用FPGA-In--in--in--in循环验证PID控制器的HDL实现
此示例显示了如何使用HDL Verifier™设置FPGA-In-Loop（FIL）应用程序。该应用程序使用Simulink®和FPGA金宝app开发板来验证比例积分衍生（PID）控制器的HDL实现。在该示例中，Simulink产生电金宝app动机的所需位置，并模拟由该PID控制器控制的电机。
要求和先决条件
除了列出的MathWorks产品外，其他要求包括：下载188bet金宝搏
FPGA设计软件（Xilinx®ISE®Designsuite，或Xilinx®Vivado®设计套件，或英特尔®Quartus®II设计软件，或MicroSemi®Birelo®SoC设计软件）
其中一个支持的FPGA金宝app开发板。对于支持金宝app的硬件，请参阅金宝app支持FPGA用于FPGA验证的FPGA设备．
使用以太网连接：主机上安装了千兆以太网适配器，千兆以太网交叉电缆
有关使用JTAG的连接：USB Blaster I或II电缆和INTEL FPGA板的驱动程序。Digilent®JTAG电缆和Xilinx FPGA板的驱动器。
有关使用PCIExpress®的连接：FPGA板安装到主机的PCI Express插槽中。
先决条件：
MATLAB®和FPGA设计软件可以在您的计算机上或网络可访问设备上本地安装。如果您使用从网络中使用软件，您需要在计算机中安装第二个网络适配器，为FPGA开发板提供专用网络。请参阅计算机的硬件和网络指南，以了解如何安装网络适配器。
第1步：设置FPGA开发板
如果您使用PCI Express连接进行模拟，请跳过此步骤和步骤2。如果您还没有设置PCI Express连接，请使用支持包安装软件指导您完成PCI Express安装。金宝app
使用以下步骤设置FPGA开发板。
确保电源开关还在离开．
将交流电源线连接到电源插头。将电源适配器电缆插入FPGA开发板。
使用Crossover以太网电缆将FPGA开发板上的以太网连接器直接连接到计算机上的以太网适配器。
使用JTAG下载线将FPGA开发板与计算机连接。
确保FPGA开发板上的所有跳线都处于出厂默认位置，除了MicroSemi PolarFire，需要特殊设置。看安装Microsemi Polarfire评估工具包Microsemi FPGA金宝app板HDL验证器支持包．
第2步：设置主机计算机板连接
如果您使用的JTAG连接进行模拟，请跳过此步骤。有关以太网连接，您必须在计算机上有一个千兆以太网网络适配器来运行此示例。
在Windows®上，执行以下步骤：
打开控制面板．
类型查看网络连接在搜索栏中。选择查看网络连接在搜索结果中。
右键单击CONECTION图标到FPGA开发板并选择特性从弹出菜单中。
在下面此连接使用以下项目， 选择Internet协议版本4 (TCP/IPv4)然后点击特性．
选择使用以下IP地址：．集IP地址192.168.0.1。如果您网络上的另一台计算机正在使用此地址，则将其更改为此子网上的任何可用IP地址，例如192.168.0.100。这是你的主机地址。设置子网掩码255.255.255.0。你的TCP/IP属性现在应该如下图所示:
在Linux®:
使用ifconfig.命令设置本地地址。例如:
％ifconfig eth1 192.168.0.1
在本例中，eth1是Linux计算机上的第二个以太网适配器。检查系统以确定哪个以太网适配器连接到FPGA开发板。上面的命令将本地IP地址设置为192.168.0.1。如果您网络上的另一台计算机正在使用此地址，则将其更改为此子网上的任何可用IP地址，例如192.168.0.100。
步骤3:准备示例资源
1.建立FPGA设计软件
在使用FPGA循环之前，请设置系统环境以访问FPGA设计软件。您可以使用该功能hdl setuptoolpath.将ISE，Vivado，Quartus或Libero Soc添加到当前MATLAB会话的系统路径中。下面给出每个工具的示例命令行。如果不同，请使用实际的可执行文件替换。
对于使用ISE设计软件的Xilinx FPGA板，运行：
hdl setuptoolpath（'toolname'那“Xilinx ISE”那“路径”那'c：\ xilinx \ 13.1 \ ise_ds \ ise \ bin \ nt64 \ ise.exe'）;
对于使用Vivado设计软件的Xilinx FPGA板，运行:
hdl setuptoolpath（'toolname'那“Xilinx Vivado”那“路径”那'C：\ Xilinx \ Vivado \ 2016.4 \ Bin \ Vivado.bat'）;
对于英特尔板，运行：
hdl setuptoolpath（'toolname'那“阿尔特拉第四的二世”那“路径”那'C：\ Altera \ 16.0 \ Quartus \ Bin \ Quartus.exe'）;
对于Microsemi板，运行:
hdl setuptoolpath（'toolname'那'Microsemi Libero SoC'那“路径”那'C：\ microsemi \ libero_soc_v11.8 \ designer \ bin \ libero.exe'）;
2.打开fil_pid.模型。
该模型包含一个使用基本Simulink块实现的固定点PID控制器。金宝app该模型还包含由该PID控制器控制的直流电机模型以及所需的直流电机位置作为输入刺激。
现在运行此模型，并在范围内观察所需的和实际电机位置。
步骤4:启动fpga在环(FIL)向导
通过执行以下操作，启动FPGA-In-Loole向导：
打开应用画廊和选择FIL巫师来自代码验证，验证和测试部分。
或者，您可以在MATLAB命令提示符下输入FILWIZARD命令。
filwizard.
第5步：在FIL向导中指定硬件选项
设置FPGA开发板的FIL选项。
1.指定向导是否会生成FIL SIMULINK块或FILSIMUTION MATLAB系统金宝app对象。对于此示例，请选择金宝app为了费尔仿真与金宝appsimulink。
2.对于董事会的名字，选择与主机相连的FPGA开发板。如果您的板不在列表中，请选择以下选项之一:
“获取更多的单板…”下载FPGA单板支持包(此选项启动支持包安装程序)。金宝app
“创建自定义板......”为特定FPGA板创建FPGA板定义文件（此选项启动新的FPGA板管理器）。
3.选择要模拟的连接。可用的连接方法是以太网和JTAG。并非所有板都支持两个连接方法。金宝app
4.仅以太网连接高级选项和改变董事会IP地址根据以下指引:
子网地址通常为单板IP地址的前三个字节，需要与主机IP地址保持一致。
电路板IP地址的最后一个字节必须与主机IP地址的最后一个字节不同。
电路板IP地址不得与其他计算机的IP地址冲突。
例如，如果主机IP地址为192.168.8.2，则可以使用192.168.8.3如果可用。不要换板MAC地址．
5.可选：如果您想从默认（25MHz）更改DUT时钟频率，则可以扩展高级选项和改变FPGA系统时钟频率（MHz）．
6.点击下一个继续。
步骤6：在FIL向导中指定HDL文件
指定要在FPGA中实现的HDL设计。
1.单击Add并浏览到准备示例资源中创建的目录。
2.在pid_hdlsrc目录中选择这些HDL文件:
Controller.vhd
D_component.vhd
i_component.vhd.
这些是在FPGA板上验证的HDL设计文件。
3.在源文件表，请选中文件行上的复选框Controller.vhd要指定此HDL文件包含顶级HDL模块。
FIL向导会自动填充顶级模块名称字段与所选HDL文件的名称;在这种情况下，控制器．在此示例中，顶级模块名称与文件名匹配，以便您无需更改它。如果顶级模块名称和文件名不匹配，则会在此对话框中手动更正顶级模块名称。
点击下一个继续。
步骤7:在FIL向导中查看I/O端口
FIL向导解析控制器中的顶级HDL模块控制器。vhd获取所有I/O端口，并在DUT中显示它们I / O端口表格解析器试图通过查看端口名称来自动确定可能的端口类型，并在port Type下显示这些信号。
1.审查港口清单。如果解析器为任何给定端口分配了不正确的端口类型，则可以手动更改信号。对于同步设计，请指定时钟，复位或时钟使能信号。在此示例中，FIL向导会正确自动填充表。
2.点击下一个继续。
第8步：在FIL向导中设置输出数据类型
1.对于HDL输出control_signal.改变数据类型至固定点那标志至签和分数长度至28.．这将使生成的FIL块将FPGA设计测试(DUT)的输出信号设置为正确的数据类型。
2.点击下一个继续。
第9步：查看fil向导中的构建选项
1.为输出文件指定文件夹。在此示例中，使用默认选项，该选项是命名的子文件夹controller_fil.在当前目录下。
这总结显示FPGA项目文件和FPGA编程文件的位置。您可能需要这两个文件进行高级操作。
2.点击构建启动构建过程。
在构建过程中，发生以下操作：
如下图所示，在新模型中生成一个名为Controller的文件块。不要关闭此模型。
在新模型生成之后，FIL向导打开了一个命令窗口，其中FPGA设计软件执行合成，拟合，地点和路由，时序分析和FPGA编程文件生成。
当FPGA设计软件流程完成时，命令行窗口中会出现一条消息，让您知道可以关闭窗口。关闭窗口，进行下一步。
第10步：设置模型
在fil_pid模型中，更换控制器在新模型中生成FIL块。修改后的fil_pid模型如下图所示:
第11步：程序FPGA
1.开关FPGA开发板电源在．
2.双击fil_pid模型中的fil块以打开块掩码。
3.在打开的掩码中，单击加载．
如果您的电路板正常通过JTAG电缆连接到主机，则显示一个消息窗口，以指示FPGA编程文件已成功加载。点击好吧解雇此对话框。
4.仅通过以太网连接:可以通过ping测试测试FPGA板是否与主机正常连接。打开命令行窗口，输入以下命令:
C: \ mytest >期间。萍192.168.0.2
如果您在设置网络适配器时更改了电路板IP地址，请将192.168.0.2替换为您的电路板IP地址。如果已正确设置千兆以太网连接，则应查看FPGA开发板的PING答复。
第12步：审查FIL块的参数
1.在FIL块屏蔽中，单击信号的属性标签。
2.验证数据类型HDL信号control_signal.是Fixdt（1,32,28）．如果不是，那就改变它。
3.点击好吧关闭块掩码。
步骤13：运行el
1.启动fil_pid模型的仿真。
2.当仿真完成后，查看波形的期望和实际位置的电机在范围。请注意，FIL模拟的结果应该与您所模拟的Simulink参考模型的结果相匹配金宝app准备示例资源．
你也可以从以下列表中选择一个网站:
