特别提款权模板
软件定义无线电(SDR)模板提供了一个仿真模型的SoC设计提供参考通信工具箱为Xilinx™支持包金宝app®Zynq®的电台。使用这个模板来模拟完整的参考设计和分析内部和外部连接的影响,特别提款权的算法,比如内存行为和无线电频率(RF) I / O的行为。
开始SoC Blockset™模型设计一个特别提款权系统,遵循的步骤创建使用SoC Blockset SoC模型模板。
所需的产品下载188bet金宝搏
通信工具箱
SoC Blockset为金宝appXilinx设备支持包
模板结构
该模板模型组成的特别提款权收发AD9361发射机和接收机块。收发器连接FPGA的射频通道,实现了接收机和发射机的算法。包括一个FPGA算法测试源块,产生一个正弦曲线信号和驱动器发射机。FPGA算法还包括一个Tx算法,实现为简单的直通线,和一个Rx算法,实现为一个块。一个配置寄存器srcSel在FPGA建模Rx算法选择源的数据。处理器的写srcSel寄存器来选择测试源从FPGA或射频收发器的数据。这个寄存器使用的建模注册通道块。的数据传递给处理器通过FPGA算法内存通道块。
使用这个模板作为指导和取代Rx算法和Tx算法在FPGA和处理器算法与自己的处理器功能。的内存渠道类型参数设置为通过DMA AXI4-Stream软件
模型的直接内存访问(DMA)数据传输通过共享外部内存。
处理器从内存中读取计算数据,并执行额外的计算(模板中实现直通线)。你可以通过双击查看仿真结果向量空间块testbench下沉。
修改项目
修改FPGA模型
在MATLAB®,在项目的快捷方式选项卡上,单击开放FPGA样本模型。然后,打开FPGA Tx-Rx Alg包装。请注意绿色突出显示三个方面。这些地区代表用户代码和位于接收机算法块,在发射机算法块,测试块来源。
FPGA模型包括以下部分为你修改(用绿色突出显示):
测试源块——这个块生成10-kHz正弦信号的信号,并驱动发射机算法。修改测试源需要或块换成另一个来源。
接收机算法子系统——green-highlighted子系统内部的命名Rx算法,有一块标记算法。该算法以I / Q数据作为输入和输出有效信号。用自己的Rx算法替换这一块。
发射机算法——green-highlighted子系统内部的命名Tx算法,从测试算法具有一个输入源和两个输出信号:一个射频通道和一个FPGA。取代这一块自己的Tx算法。
使一致的模拟行为,项目的快捷方式选项卡上,单击开放的FPGA框架模型重复这一步骤。
修改处理器模型
在MATLAB项目的快捷方式选项卡上,单击打开处理器模型。子系统用蓝色突出显示表示处理器的用户代码的算法。打开包装和更换内部处理器算法处理器的算法块(也用蓝色突出显示)与你需要的算法。
修改注册通道
上面的模型模板还包含一个注册通道处理器和FPGA模型之间的通信。使用注册通道配置FPGA模型或阅读和检查状态寄存器。的注册通道块模板中包含一个寄存器。要添加额外的寄存器必须修改注册通道块参数,FPGA算法,和处理器的算法:
添加寄存器到寄存器通道——双击注册通道块打开块面具并根据需要添加额外的寄存器。添加寄存器上创建额外的港口注册通道块。有关更多信息,请参见注册通道。
添加处理器模型——导航到港口处理器算法包装模型。导航到处理器模式,点击打开处理器模型在项目的快捷方式选项卡。双击处理器算法包装修改它。
为写寄存器,一个输出端口添加到模块和逻辑来驱动一个值添加到输出端口。为读寄存器,添加一个输入端口和逻辑处理返回的信息从一个读寄存器。从模型中,线的端口注册通道块。
将端口添加到FPGA模式——导航到FPGA算法包装模型。导航到基于FPGA /帧的处理模型,点击开放FPGA样本模型在项目的快捷方式选项卡。双击FPGA算法包装修改它。
为写寄存器,将一个输入端口添加到模块和逻辑处理返回的信息从一个读寄存器。为读寄存器,添加一个输出端口和逻辑驱动输出端口添加一个值。
当使用仿真软件对等效行为金宝app®纸浆包变体,重复这个步骤在FPGA处理模型纸浆包包装。
从模型中,线的新港口注册通道块。