设计一个从FPGA到SoC块集处理器的数据路径

在本系列视频中，您将通过一个示例演示如何使用SoC Blockset™设计数据路径。您将学习建模、模拟、分析和部署算法以及硬件和软件体系结构。

本视频中使用的示例是FPGA的硬件逻辑和使用DDR内存的嵌入式处理器之间的设计数据路径。应用程序通常在硬件逻辑和SoC设备上的嵌入式处理器之间进行分区，以满足吞吐量、延迟和处理需求。

学习设计和模拟包含FPGA和处理器算法以及内存接口的整个应用程序。您将看到如何使用SoC Blockset中的块来建模共享外部内存，以及如何使用SoC Blockset来测量内存缓冲区中的不同形式的延迟和数据丢失。

通过使用模拟执行这些分析，您可以更好地了解设计，而不仅仅是使用硬件。在硬件上实现之前，您可以发现吞吐量损失、延迟和样本丢失等问题。