MATLAB和Simu金宝applink的半导体发展

MATLAB®和Sim金宝appulink®便于设计空间探索和自上而下的半导体器件的设计,让工程师合作,描述,分析,模拟和建模使用的组合方法和抽象级别验证他们的多域系统。域的例子是模拟,数字,RF,软件,和热;和抽象可以从晶体管级到算法水平而变化。

建模阶段后,系统模型,验证环境,并在MATLAB和Simulink定义测试用例可以在EDA工具可以重复使用,连接系统的设计与实现。金宝app这些功能使工程师能够显著缩短了设计迭代,减少项目进度延迟的风险,并启用的规格和设计变更的持续集成。

“使用MathWorks工具,我们确定最好的算法的选择。由于模型跑得比我们的电路仿真器快得多,我们抓住了执行错误,更快,缩短了产品上市时间。”

科里Voisine,快板微

数字化设计

模型,并使用状态图,数学函数,信号处理算法,和数字逻辑扩展库模拟数字系统。用抽象的水平,使精度和仿真速度之间的权衡权构建您的模型。这允许快速和有效的设计空间探索,帮助您做出的系统架构正确的选择,数据类型。此外,现有的Verilog®,VHDL®和C / C ++模型可以被导入,从而使混合的自上而下/自下而上设计流程。

演出系统级芯片(SoC)的硬件/软件协同设计和模拟使用MATLAB和Simulin金宝appk,其中考虑SoC架构,以及任务执行和OS的影响。这使得软件性能和硬件利用率,高保真分析在产品开发过程的早期。


模拟和混合信号设计

轻松结合和仿真模拟,数字,软件,并与MATLAB和Simulink RF元件,加快众多设计方案的评估和优化系统性能。金宝app

设计和分析组件,如ADC,PLL串行解串器从MathWorks的参考模型开始,图书馆。在系统级,快速研究建筑权衡,评估物理损伤(例如相位噪声,抖动,非线性和泄漏)和验证在不同的条件和场景中的电路的行为的影响。

再利用MATLAB和Simulin金宝appk模型和IC测试台和PCB环境,如Cadence公司®炫技®AMS设计和Cadence®PSpice的®。这将加快实施过程和桥梁系统工程和ASIC设计之间的差距。


验证

验证以结构化方式MATLAB和Sim金宝appulink模型,定义验证环境,测试案例,和正规性。回归工具正式的引擎有提供,让您在设计流程的早期发现缺陷。为了量化的验证结果,覆盖测试需求跟踪工具提供。

导出系统模型,验证环境和测试用例SystemVerilog的DPI-C组件和再利用他们作为司机,跳棋,或在您的EDA仿真参考模型。您还可以使用协同仿真与他们的HDL或SPICE表示比较MATLA金宝appB和Simulink模型。


RTL实现

专注于设计选项,而不是编码:逐步细化验证的数字系统的模型和它们转换成RTL代码。实现选择可以在MATLAB和Simulink来表达,这样生成的RTL代码准确地反映了设计者的意图。金宝app相对于手动编码,这个工作流程不仅允许不同的架构选择更快的探索,但它也使整个过程更加敏捷,快速适应变化。

实现数字MATLAB和Simulink模型到使用FPGA功金宝app能于中环流最常见的FPGA开发板。这可能是两个ASIC和FPGA设计的原型设计和验证非常有帮助。