教程

• 创建HDL兼容的Simulink模型金宝app
  

  创建模型并检查HDL代码生成的兼容性。

• 从Simulink模型生成HDL代码金宝app
  

  从Simulink模型生成VHDL和Verilog代码。金宝app

• 从Simulink模型验证生成的HDL代码金宝app
  

  生成HDL测试台以验证VHDL或Verilog代码。

• Simulink模型的HDL代码生成和FPGA合成金宝app
  

  在目标FPGA上生成代码并综合Simulink设计。金宝app

关于HDL代码生成

• 基本的HDL代码生成工作流程
  

  HDL代码生成的工作流程和MATLAB和SIMULINK算法的FPGA合成。金宝app

• HDL编码器中的时钟捆绑信号
  

  HDL编码器如何在HDL代码中生成时钟，复位和时钟使能信号。

特色例子

MATLAB的基本HDL码生成和FPGA合成

创建HDL编码器™项目，为MATLAB设计生成代码，并合成HDL代码。在这个例子中，你：

打开脚本

从Matlab和Simulink生成HDL代码的系统设计金宝app

从MATLAB®设计生成MATLAB功能块，以进行SIMULINC®的系统仿真，代码和FPGA编程。金宝app

打开脚本

视频

HDL编码器概述
使用HDL编码器生成FPGA和ASIC设计的VHDL和Verilog代码

使用Simu金宝applink在FPGA或ASIC上部署MATLAB算法
了解如何通过Simulink，Fixed-Point Designer™和HDL编码器拍摄MATL金宝appAB DSP算法，并针对FPGA或ASIC