高密度脂蛋白编码器FPGA的循环,当前hw_target错误:没有
24日视图(30天)
显示旧的评论
使用HDL编码匹配滤波器。一切工作与FPGA-in-the-Loop直到验证。
我有一个Zedboard附有以太网和可以看到默认的web页面。我没有一个JTAG电缆连接;我的理解是,以太网工作更快吗?
我在Linux机器,运行Vivado 2020.2和R2022b
如果你能告诉我这个错误是什么意思,我可以算出来
错误:[Labtoolstcl 44 - 469]当前hw_target没有。
得到这个错误:
# # #开始装载比特流“/ home /库尔特/ RxPN / codegen / PNFilterComplex /费尔/ PNFilterComplex_fixpt_fil / PNFilterComplex_fixpt_fil.bit”
比特流加载失败的以下信息:
* * * * * * Vivado v2020.2(64位)
* * * *软件构建3064766在2020年11月18日09:12:47 MST结婚
* * * * IP建立3064653在2020年11月18日14:17:31 MST结婚
* * 1986 - 2020版权Xilinx公司保留所有权利。
源_vivado_program.cmd
#设置chain_position 1
# open_hw
警告:“open_hw”是弃用,请使用“open_hw_manager”代替。
# connect_hw_server url localhost: 3121
信息:[Labtools 27 - 2285] hw_server url TCP连接:localhost: 3121
信息:[Labtools 27 - 2222]发射hw_server……
信息:[Labtools 27 - 2221]发射输出:
* * * * * * Xilinx hw_server v2020.2
* * * *建设日期:2020年11月18日在09:50:49
* * 1986 - 2020版权Xilinx公司保留所有权利。
信息:[Labtools 27 - 3415] cs_server url TCP连接:localhost: 3042
信息:[Labtools 27 - 3417]发射cs_server……
信息:[Labtools 27 - 2221]发射输出:
* * * * * * * * Xilinx cs_server v2020.2
* * * * * *建设日期:2020年11月03 - 14:02:56
* * * *建设数量:2020.2.1604437376
* * 2017 - 2020版权Xilinx公司保留所有权利。
# open_hw_target
错误:[Labtoolstcl 44 - 469]当前hw_target没有。
信息(常见的17 - 206):退出Vivado坐2023年2月11日20:55:24…