客观的：为HDL代码生成准备金宝appSimulink模型。为简单模型生成HDL代码和测试台，无需优化。

• Preparing Simulink models for HDL code generation
• 生成HDL代码
• 生成测试台
• Verifying generated HDL code with an HDL simulator

客观的：建立模型中生成的HDL代码和特定的Simulink块之间的对应关系。金宝app使用固定点工具完成模型的固定点架构。

• 固定点缩放和继承
• Fixed-Point Designer workflow
• 固定点工具
• 命令行界面

客观的：为多速率设计生成HDL代码。

• 为生成HDL代码做准备多型模型
• 使用单个或多个时钟引脚生成HDL代码
• 用于时钟域交叉的理解和应用技术

客观的：Use pipelines to meet design timing requirements. Use specific hardware implementations and share resources for area optimization.

• 使用HDL Workflow Advisor生成HDL代码
• 通过流水线满足时序要求
• Choosing specific hardware implementations for compatible Simulink blocks
• 在子系统中共享FPGA / ASIC资源
• 验证优化的HDL代码是比特真循环准确的
• Mapping Simulink blocks to dedicated hardware resources on FPGA

客观的：Implement floating point values and operations in your HDL code.

• Why and when to use native floating point
• Target-independent HDL code generation with HDL Coder
• 定点与浮点比较
• Optimization of floating point implementations

客观的：在您的设计中包含手写的HDL代码和/或供应商方IP。

• Interfacing external HDL code

客观的：Verify your HDL code using an HDL simulator in the Simulink model.

• 使用HDL编码器生成的HDL代码
• 使用“金色模型”进行手动写入的HDL代码
• 将HDL代码合并到Simulink中进行仿真金宝app