需求

Xilinx Kintex-7 KC705开发板

这图显示了Xilinx Kintex-7 KC705开发板。

例子参考设计

设计,可以受益于使用HDL编码器IP核生成工作流不使用嵌入式ARM处理器或嵌入式编码器™支持包但仍利用高密度脂蛋白编码器生成AXI4-Lite寄存器可以包括一个IP组。金宝app

这个例子包含两个参考设计。

两只JTAG经理参考设计不同的IP,他们使用,如这个图所示。

高密度脂蛋白校验AXI经理参考设计

IP核代工作流的HDL工作流顾问设置目标参考设计步骤中,选择需要插入JTAG AXI经理(HDL校验)参数。这个选项将AXI经理IP自动添加到参考设计和连接IP添加到DUT IP使用AXI4-slave接口。在下一节中详细的步骤自动JTAG AXI经理IP参考设计。

执行IP核心工作流

按照以下步骤执行IP核心工作流系统默认的参考设计,它使用JTAG AXI经理IP。使用此参考设计,您可以生成一个高密度脂蛋白IP核心闪烁led KC705董事会。生成一个高密度脂蛋白IP核心,遵循这些步骤。

1。设置Xilinx Vivado工具MATLAB的路径通过执行这个命令。使用自己的Xilinx Vivado安装路径时执行的命令。

hdlsetuptoolpath (“ToolName”,“Xilinx Vivado”,“路径”,…“C: \ Xilinx \ Vivado \ 2020.2 \ bin \ vivado.bat ');

2。打开模型模型,在M金宝appATLAB环境下实现LED闪烁通过执行这个命令。

open_system (“hdlcoder_led_blinking”)

3所示。发射HDL工作流的顾问hdlcoder_led_blinking / led_counter子系统通过右击led_counter子系统和选择HDL代码紧随其后的是高密度脂蛋白工作流顾问。

4所示。在步骤1.1中,选择目标工作流程作为IP核心代和目标平台作为Xilinx Kintex-7 KC705开发板。点击运行这个任务。

5。在步骤1.2中,选择参考设计作为默认的系统。下参考设计参数中,选择需要插入JTAG AXI经理(HDL校验)作为在。点击运行这个任务。

6。在步骤1.3中,分配Blink_frequency,Blink_direction和Read_back港口AXI4接口。分配端口led通用[0:7]。

7所示。在工作流运行剩下的步骤生成一个比特流和项目目标设备。

与Zynq-based参考设计,生成软件界面模型任务不存在,如这个图所示。

确定地址从IP核心报告

高密度脂蛋白的基地址编码器IP核心定义为0 x40000000系统默认的参考设计,它使用AXI经理IP。你可以看到地址设置在生成的IP核心报告如这个图所示。

IP核心报告寄存器地址映射表显示了补偿。

高密度脂蛋白验证器命令行界面

如果你有HDL校验支持包Xilinx FPGA板,选择AX金宝appI经理参考设计,然后你可以使用MATLAB命令行接口来访问的IP核产生的高密度脂蛋白编码器产品。

从DDR内存读写,遵循这些步骤。

1。创建一个AXI管理器对象。

h = aximanager (“Xilinx”)

2。问题写命令。例如,禁用DUT。

h.writememory (“40000004”,0)

3所示。启用DUT。

h.writememory (“40000004”,1)

4所示。发出读命令。例如,读取当前的计数器值。

h.readmemory (“40000108”,1)

5。删除对象释放JTAG资源。如果你不删除对象,其他JTAG操作,如编程FPGA,失败。

删除(h)

Xilinx JTAG AXI主参考设计

创建一个自定义参考设计使用Xilinx JTAG AXI主IP参考设计,然后参考设计文件添加到使用MATLAB路径目录命令。

访问HDL编码器IP核心寄存器使用Xilinx JTAG AXI主IP使用基础参考设计插件文件中定义的地址。

Vivado Tcl命令阿喜读和写

下面的例子使用了独立Vivado Tcl控制台基本读写命令问题。您可以使用这些命令来打开JTAG设备和建立一个“支持”和“禁用”DUT写。您可以直接输入这些命令到Vivado Tcl控制台或保存他们在Tcl文件和源。为简单起见,这些Tcl命令复制到一个文件中open_jtag.tcl。

#打开连接来的JTAG主open_hw connect_hw_server open_hw_target refresh_hw_device[lindex [get_hw_devices] 0]

#创建一些读/写create_hw_axi_txnwr_enable[get_hw_axis hw_axi_1]…地址44 a0_0004拼0000 _0001类型写create_hw_axi_txnwr_disable[get_hw_axis hw_axi_1]…地址44 a0_0004拼0000年_0000类型写

启动Vivado Tcl控制台,采购您刚才创建的文件。

系统(“vivado模式tcl源open_jtag.tcl&”)

当你使用JTAG的主人,通过使用这些Tcl命令关闭连接。

#结束和断开连接从的JTAG主close_hw_target;disconnect_hw_server;

总结

您可以使用JTAG AXI经理与高密度脂蛋白编码器接口IP核心寄存器系统没有嵌入式ARM处理器,比如Kintex-7。您可以使用此IP作为第一步调试独立HDL编码器IP核,手工编码软件软处理器之前,(比如MicroBlaze),或作为一种优化参数对正在运行的系统。