从HDL编码器Xilinx开发板支持金宝app

自动生成从MATLAB和Simulink HDL代码Xilinx开发板。金宝app

      HDL编码器™能够实现金宝app®模型和MATLAB®算法到赛灵思®开发板使用Xilinx的FPGA交钥匙支持包硬件快速原型。金宝app在HDL编码器的工作流程顾问可以帮助您选择FPGA板,映射你的算法的I / O板载接口,生成HDL代码,并合成生成的代码。HDL编码器还提供整合与赛灵思ISE合成生成的代码为比特流,你可以直接下载到赛灵思开发板快速原型的FPGA。

      为了帮助您分析综合时序报告,HDL工作流顾问也可以回注释仿真模型金宝app与关键路径的时序。

      平台支持金宝app

      查看硬件支持包的系统需金宝app求表当前和以前的版本,发行版和平台的可用性。

      查看改进和bug修复中发行说明