4.1 k下载
更新2021年9月22日
针对Intel®FPGA B金宝appoards的HDL Verifier™Support Package包含用于FPGA在环(FIL)仿真的板定义文件,支持Intel FPGA和SoC FPGA Boards。使用FIL仿真,使用MATLAB®或Simulink®在真实硬件中测试任金宝app何现有的HDL代码的设计。
FPGA数据捕获功能可以让您在Intel FPGA或SoC FPGA上运行设计时,在MATLAB中观察设计信号。然后在MATLAB或Simulink中使用这些信号进行分析和验证,或使用金宝appDSP系统工具箱中的逻辑分析仪查看。
支持包中包含的MATLAB as axis主IP使您能够直接从MATLAB读取或写入到板金宝app上内存位置。
MATLAB版本兼容性
创建R2014a
兼容R2014a ~ R2021b