主要内容

FPGA-in-the-Loop模拟

FPGA-in-the-Loop仿真是什么?

概述

FPGA-in-the-loop (FIL)模拟提供了使用仿真软件的能力金宝app®或MATLAB®软件测试设计在实际硬件的任何现有的HDL代码。HDL代码可以是手工编写或软件生成一个子系统模型。

你必须有执行费尔HDL代码仿真。有两个费尔工作流:

  • 你有现有的HDL代码(费尔向导)。

    请注意

    费尔向导使用任何synthesizable HDL代码包括代码自动生成仿真软件模型的HDL编码器™软件金宝app

  • 你有MATLAB代码或仿真软件模型金宝app和高密度脂蛋白编码器许可证(高密度脂蛋白工作流顾问)。

    请注意

    当你使用费尔在工作流顾问,高密度脂蛋白编码器使用加载设计创建HDL代码。

无论你选择哪个工作流,费尔时执行以下流程创建块或系统对象™:

  • 生成一个费尔或费尔系统对象代表了HDL代码块

  • 提供综合、逻辑映射place-and-route (PAR),编程文件生成,和通信通道。

  • 加载到FPGA设计

所有这些功能都是为一个特定的设计,根据你的RTL代码。

作为费尔模拟的一部分,块或系统对象模型或应用程序:

  • 传输的数据模型或MATLAB FPGA金宝app

  • 从FPGA接收数据

  • 练习设计在实际环境中

费尔通信。下图展示了HDL校验™通信仿真软件和FPGA之间使用费尔模拟板。金宝app

请注意

高密度脂蛋白验证器假定只有一个下载电缆连接到主机,和FPGA编程软件可以自动检测连接。如果没有,使用FPGA编程软件编程你的FPGA与正确的选项。

系统级视图。所有DUT I / Os通过费尔通信路由到仿真软件逻辑金宝app。

通信通道

费尔提供了发送和接收数据的通信信道模型和FPGA之间。金宝app这个频道是一个JTAG、以太网或PCI Express®连接。动态仿真模块和FPGA之间的通信是严格同步提金宝app供一个可靠的验证环境。

下游的工作流自动化

创建费尔编程文件,软件执行以下任务:

  • 生成指定DUT HDL代码并创建一个伊势的项目。

  • 连同你的FPGA设计软件、综合、地图、地点和路线,并创建一个FPGA编程文件。

  • 编程文件下载到FPGA开发板上通过正常配置连接。通常,在USB电缆连接是一个串行线(见董事会如何使此连接用户指南)。

    • 费尔仿真模块,点击负载在费尔块面具开始编程文件下载。

    • 费尔仿真系统对象,发出programFPGA方法启动的编程文件下载。

你需要知道什么

费尔模拟,你必须准备好以下物品或信息:

  • 费尔向导:

    • 提供HDL代码(或手工编写软件生成)设计你打算测试。

    • 选择高密度脂蛋白文件并指定顶层模块名称。

    • 检查端口设置,确保费尔向导确定输入和输出信号和信号的大小。

    • 如果您正在使用仿真软件,提供一个仿金宝app真软件模型准备接收生成的费尔块。

  • 高密度脂蛋白工作流顾问:

    你可以从任何合适的模型生成代码并运行费尔模型。金宝app按照工作流程FPGA-in-the-Loop。看到费尔模拟与高密度脂蛋白工作流仿真软件Advisor金宝app。MATLAB代码,见描述的工作流费尔顾问MATLAB仿真与高密度脂蛋白工作流。