信号捕获

开始使用FPGA数据捕获,你必须指定生成的IP端口名称和大小。然后将这些端口连接到你的设计,你想捕获的信号。您可以指定宽度介于1和128位。捕获的数据的默认数据类型取决于这个宽度。

FPGA数据捕获工具不限制信号的总数或您可以捕获。你只有有限的硬件资源使用FPGA。当您选择信号和捕获的深度缓冲区,考虑所需的内存和信号路由资源在FPGA上。

在FPGA数据捕捉组件发生器,您可以指定作为一个信号数据或触发。当你指定一个信号数据,返回的信号捕获样本缓冲区和MATLAB^®,但不能有助于触发条件和捕获条件。FPGA数据信号使用内存资源。当你指定一个触发信号,可以定义一个触发条件在捕获时间和捕获条件,但不捕获并回到了MATLAB。一个触发信号使用FPGA逻辑资源。您还可以指定信号作为触发和数据。

在捕获时间,您可以配置变量的数据类型返回MATLAB仿真软件金宝app^®。您可以选择内置类型,或者与定点设计师™,您可以指定定点数据类型。如果你没有定点设计师,数据捕获只能返回内置的数据类型,如uint8。在这种情况下,您必须指定端口生成的大小相匹配的IP内置的数据类型,也就是说,1、8、16、32、64位。

抓住时机

数据捕获功能捕捉一个固定大小的数据缓冲区每次请求捕获。FPGA的特性并不连续的数据流到MATLAB或仿真软件。金宝app你可以立即捕获缓冲区,或者您可以配置一个逻辑触发条件控制当缓冲区被捕获。您可以配置捕获的时间相对于触发检测的周期,并配置捕获多个窗口的触发事件。您还可以配置一个逻辑捕获条件来过滤捕获的数据。IP等待触发数据捕获,捕获数据,并将获取的数据返回给MATLAB,不能启动一个新的捕获请求。因此,您不能从FPGA背靠背捕获缓冲区。

使用此功能进行调查设计行为在一个特定的事件或偶尔示例数据,而不是连续观察。关于如何使用的更多信息触发条件和捕获条件,明白了触发器和捕获的条件,分别。

JTAG注意事项

生成的数据捕获IP设计中可以共存与其他使用JTAG的IP连接,比如阿尔特拉^®SignalTap II或Xilinx^®Vivado^®逻辑分析仪的核心。然而,这些应用程序可以使用的只有一个JTAG电缆。你必须关闭FPGA数据捕获工具或模型,或释放对象,返回JTAG资源供其他应用程序使用。

最常见的冲突利用JTAG电缆重新编程的FPGA。你必须停止任何FPGA数据捕获或AXI经理JTAG连接之前,您可以使用FPGA电缆项目。

主机之间的最大数据速率和FPGA JTAG时钟频率是有限的。对于英特尔^®板,JTAG时钟频率是12或24 MHz。Xilinx董事会,JTAG时钟频率是33岁或66 MHz。JTAG频率取决于电缆的类型和所支持的最大时钟频率FPGA板。金宝app