与FPGA硬件验证
连接一个MATLAB的FPGA板®和仿真软金宝app件®硬件设计的验证和调试
这些特性之间提供连接FPGA板和模拟仿真软件和MATLAB。金宝app
FPGA-in-the-loop (FIL)使您能够运行一个模型或MATLAB仿真同步H金宝appDL设计运行在一个英特尔®,微芯片,或者Xilinx®FPGA板。
FPGA数据捕获是一种观察信号从你的设计而设计FPGA上运行。它捕获窗口从FPGA的信号数据,根据你的配置和触发设置,并将数据返回给MATLAB仿真软件。金宝app
AXI经理提供活的板载内存位置从MATLAB仿真软件。金宝app你必须包括AXI经理IP FPGA设计。
要使用这些功能,您必须下载一个硬件支持包和设置你的FPGA板。金宝app有关更多信息,请参见下载FPGA板支持包金宝app和指导硬件设置。
类别
- FPGA-in-the-Loop
测试设计的硬件 - FPGA数据捕获
从生活FPGA捕获信号数据 - AXI经理
从MATLAB访问AXI下属内存FPGA板上或仿真软件金宝app - 定制的FPGA板定义
创建董事会为FPGA验证项目定义文件