从数学算法到硬件实现

无线通信设计通常从使用MATLAB函数进行算法开发和测试开始。MATLAB代码，通常操作浮点数据的矩阵，有利于开发数学算法，操纵大数据集，和可视化数据。

硬件工程师通常从算法团队接收数学规范，并为硬件重新实现算法。硬件设计需要在时钟速度和总体吞吐量之间权衡资源使用。通常，这种折衷意味着对流数据进行操作，并使用一些逻辑来控制数据的存储和流。硬件工程师通常使用硬件描述语言(hdl)工作，如VHDL和Verilog，它们提供基于周期的建模和并行性。

为了弥补数学算法和硬件实现之间的差距，使用MATLAB算法模型作为硬件实现的起点。对设计进行渐进式更改，使其适合于硬件，并朝着Simulink前进金宝app^®模型，您可以使用该模型通过使用HDL Coder™自动生成HDL代码。

该图展示了从MATLAB中的数学算法到Simulink中的硬件兼容实现，再到生成的VHDL代码的设计过程。金宝app

虽然MATLAB和Simulink都支持自动金宝app生成HD金宝appL代码，但在构建设计时必须考虑硬件需求，而Simulink更适合基于周期的硬件建模。它可以用控制信号表示并行数据路径和流数据，以管理数据流的时间。为了帮助定点类型的选择，它清楚地显示了设计中的数据类型传播。它还允许简单的数学操作流水线，以提高硬件中的最大时钟频率。

在创建硬件设计时，使用MATLAB算法作为“黄金参考”，以验证设计的每个版本仍然满足数学要求。图中所示的工作流使用MATLAB和Simulink作为算法和硬件设计团队之间的协作和通信工具。金宝app

例如，在设计LTE或5G无线标准时，可以使用LTE Toolbox和5G Toolbox函数在MATLAB中创建黄金参考。然后转换到Simulink，并通过使用金宝app无线HDL工具箱中的库块和支持HDL代码生成的通信工具箱™和DSP系统工具箱™中的库块创建硬件兼容的实现。金宝app您可以重用测试和数据生成基础设施从MATLAB导入数据到您的Simulink模型，并返回模型的输出到MATLAB，以根据“黄金参考”验证它。金宝app

HDL-Optimized块

无线HDL工具箱中的库块实现了用于LTE、5G或通用无线通信系统的编码器、解码器、调制器、解调器和序列生成器。这些块使用标准的硬件流数据接口。这个接口可以很容易地将算法的各个部分连接在一起，并包括管理数据流和标记帧边界的控制信号。这些块支持使用HDL Co金宝appder自动生成HDL代码。您也可以使用通信工具箱和DSP系统工具箱中的块来支持HDL代码生成。金宝app

这些块提供适合硬件的架构，优化资源使用，例如包括加法器和乘法器流水线，以适应FPGA DSP片。它们还支持自动和可配金宝app置的定点数据类型。使用预定义的块还允许您在不改变其余设计的情况下尝试不同的参数配置。

有关支持HDL代码生成的块列表，请参见金宝app无线HDL工具箱块列表(HDL代码生成)(无线HDL工具箱)，通信工具箱块列表(HDL代码生成),DSP系统工具箱块列表(HDL代码生成)．

参考应用

无线HDL工具箱提供了包含LTE和5G NR物理层大部分硬件就绪实现的参考应用程序。这些设计通过LTE工具箱和5G工具箱提供的“黄金参考”功能进行验证。它们还在FPGA板上进行了测试，以确认它们对无线波形进行了编码和解码，并使用了合理数量的硬件资源。它们被设计成模块化、可伸缩和可扩展的，因此您可以插入额外的物理通道。接收器的设计是用空中捕获的波形进行测试的。

这套参考应用程序包括:

这些参考应用程序可以按原样使用，将数据包信息传递到您独特的应用程序，并使用HDL编码器生成可合成的VHDL或Verilog。它们还作为示例说明在FPGA或ASIC硬件上实现通信算法的推荐实践。

在FPGA上生成HDL代码和原型

无线HDL工具箱提供支持HDL代码生成的块。金宝app要从使用这些块的设计中生成HDL代码，您必须拥有HDL Coder许可证。HDL编码器产生与设备无关的代码，其信号名称与Simulink模型相对应。金宝appHDL Coder还提供了一个工具来驱动FPGA的合成和定位过程，并使您能够生成脚本和测试台，以便与第三方HDL模拟器一起使用。

为了协助在原型板上设置和定位可编程逻辑，并在硬件上验证无线通信系统设计，请下载硬件支持包，例如金宝appXilinx的通信工具箱支持包金宝app^®Zynq^®的电台．