文档

综合自动化特性

控制脚本生成的HDL合成工具

在页面中全部展开

您可以自定义合成脚本生成。

当指定一个HDL合成工具时，编码器将生成一个脚本，在生成的HDL代码上调用该合成工具。您可以使用此页上的属性修改编码器打印到脚本中的命令。编码器将属性值传递给流来创建脚本。控件支持的格式字符向量金宝app流函数。例如,' \ n '在脚本文件中插入新行。

将这些属性指定为名称,值将参数配对到generatehdl函数，或在Generate HDL对话框中设置相应的选项。

要在Generate HDL对话框中查看这些选项，请选择EDA工具脚本单击，单击合成的脚本从左边一栏的菜单中。

综合自动化

全部展开

此属性启用或禁用为第三方合成工具生成脚本。默认情况下，编码器不生成合成脚本。若要为支持的合成工具之一生成脚本，请设置金宝appHDLSynthTool到表中的一个工具名称。类的特定于工具的默认值HDLSynthCmd，HDLSynthInit,HDLSynthTerm属性。您可以根据目标设备、约束等自定义这些属性。

HDLSynthTool价值 合成工具
没有一个 N / A;脚本生成被禁用
“伊势” 赛灵思公司®伊势
“Vivado”

Xilinx Vivado®
“自由人”

Microsemi®自由人®
“精度” 导师图形®精度
“第四的” 阿尔特拉®第四的二世
“Synplify”

Synopsys对此®Synplify职业®
“自定义” 不同;设置HDLSynthCmd，HDLSynthInit,HDLSynthTerm属性来生成支持您的工具的脚本。金宝app

此属性的默认值取决于对的设置HDLSynthTool．

例如，如果的值HDLSynthTool是“Synplify”,然后HDLSynthFilePostfix默认为“_synplify.tcl”．则，如果被测设备的名称为my_design时，编码器添加后缀_synplify.tcl形成合成脚本文件名my_design_synplify.tcl．

编码器在合成脚本的开头打印此命令。此属性的默认值取决于对的设置HDLSynthTool．隐式论证，% s，是顶级实体或模块的名称。

例如，如果你设置HDLSynthTool来“伊势”，此属性默认为:

设置src_dir [pwd]\nset prj_dir "synprj"\n file mkdir ../$prj_dir\n CD ../$prj_dir\n项目新建%s。xise\n项目集家族Virtex4\n项目集设备xc4vsx35\n项目集包ff668\n项目集速度-10\n

这个命令将生成的HDL源文件添加到要编译的文件列表中。对于每个生成的HDL文件，编码器将此命令打印到脚本一次。此属性的默认值取决于对的设置HDLSynthTool．隐式论证，% s，是HDL文件的名称。

例如，如果你设置HDLSynthTool来“第四的”，此属性默认为'set_global_assign -name %s_FILE "$src_dir/%s"\n'．第一个隐式论证是开发，第二个是HDL文件的名称。第一个参数仅在合成工具设置为时使用“第四的”．

此属性的默认值取决于对的设置HDLSynthTool．脚本的这部分没有隐式参数。

例如，如果你设置HDLSynthTool来“Synplify”，此属性默认为:

set_option -technology VIRTEX4\n set_option -part XC4VSX35\n set_option - synis_onoff_pragma 0\n set_option -frequency auto\n project -run synthesis\n . set_option -part XC4VSX35\n set_option - synis_onoff_pragma 0\n

另请参阅

主题

这个话题有帮助吗?
过滤器设计HDL编码器文档
其他文档
金宝app

尝试MATLAB, Si金宝appmulink和其他产品下载188bet金宝搏

现在就得到审判