第三方合成工具的自动化脚本
选择合成工具
您可以启用或禁用合成脚本的生成，并选择编码器为其生成脚本的合成工具。为此，在生成HDL对话框中，选择EDA工具脚本选项卡。然后选择合成的脚本从左侧的菜单中，选择您的合成工具选择合成工具下拉菜单。
| 金宝app支持的合成工具 |
|---|
Xilinx ISE |
Xilinx Vivado |
Microsemi自由人 |
Mentor Graphics Precision |
Altera Quartus II |
简介Synplify Pro |
当您选择合成工具时，编码器:
中的字段合成的脚本窗格。
集合成文件后缀以与您选择的工具相对应。
填入合成初始化，合成的命令,合成终止字段中包含该工具的默认Tcl脚本代码。
如果你选择没有一个，编码器不生成合成脚本。中的字段清除并禁用合成的脚本窗格。
你也可以选择“自定义”，并设置合成初始化，合成的命令,合成终止Tcl代码字段来生成支持您的工具的脚本。金宝app
自定义合成脚本生成
中的Tcl代码，可以根据目标设备、约束等定制脚本合成初始化，合成的命令,合成终止字段。要在生成HDL对话框中查看这些选项，请选择EDA工具脚本选项卡，然后单击合成的脚本从左列的菜单中。
编码器按照对话框中显示的顺序打印脚本的三个部分。脚本文件根据模块或实体的名称以及中的文本来命名合成文件后缀。每个部分的自定义字符向量被传递给流编写合成脚本的每个部分。支持的格式字符向量金宝app流函数。在合成初始化时，可以使用隐式参数，即顶级模块或实体的名称。在合成的命令，您可以使用隐式参数，该参数是包含生成的HDL代码的文件的名称。
该图显示了合成的脚本窗格，并将选项设置为其默认值。
编码器生成一个名为firfilt_copy_synplify.tcl：
Project -new firfilt_copy。PRJ add_file firfilt_copy。vhd set_option -technology VIRTEX4 set_option -part xc4vs35 set_option -synthesis_onoff_pragma 0 set_option -frequency auto project -run synthesis
程序化合成自动化
您还可以将合成工具和脚本选项指定为“名字”,价值的参数generatehdl函数。的编程使用generatehdl,请参阅HDL合成和工作流自动化特性。
