检测下降负

当信号值降至严格负值且其前值非负值时检测下降边

全部展开页面

库:
金宝appSimulink /逻辑和位运算

描述

的检测下降负块确定输入是否小于零，以及其先前的值是否大于或等于零。

这个块只支持离散采样时金宝app间。

港口

有关更多信息，请参见Simulink支持的金宝app数据类型金宝app在仿真软件金宝app^®文档。

输入

全部展开

`Port_1`- - - - - -输入信号
信号值

输入信号，指定为标量、向量或矩阵。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举

输出

全部展开

`Port_1`——输出信号
0 | 1

输出信号，当输入信号小于零，且其先前的值大于等于零时为真(等于1);当输入信号大于等于0时为False(等于0)，或者当输入信号为负时，其先前的值也是负的。

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64|布尔|不动点|枚举|公共汽车

参数

全部展开

`初始条件`-前一次输入的初始条件
0(默认)|标量|向量

设置布尔表达式的初始条件U/z < 0。

编程使用

块参数:vinit

类型:特征向量

价值观:标量|向量

默认值:' 0 '

`输入处理`—指定基于样本或帧的处理
`作为通道的元素(基于样本)`(默认)|`作为通道的列(基于框架)`

指定块是执行基于样本的处理还是基于帧的处理:

作为通道的列(基于框架)-将输入的每一列作为单独的通道(基于帧的处理)。

请注意

基于帧的处理需要DSP System Toolbox™许可证。

有关更多信息，请参见基于样本和框架的概念(DSP系统工具箱)．
作为通道的元素(基于样本)-将输入的每个元素视为一个单独的通道(基于样本的处理)。

使用输入处理指定块是执行基于样本还是基于帧的处理。块接受基于帧的信号作为输入u．所有其他输入信号必须是基于采样的。

输入信号u	输入处理方式	块工作吗?
基于样本	基于样本	是的
框架的基础	基于样本	不，会产生错误
基于样本	框架的基础	是的
框架的基础	框架的基础	是的

有关这两种处理模式的更多信息，请参见基于样本和框架的概念(DSP系统工具箱)．

编程使用

块参数：InputProcessing

类型:特征向量

值：'Columns as channels(基于框架)'|“作为通道的元素(基于样本)”

默认的：“作为通道的元素(基于样本)”

`输出数据类型`—输出数据类型
`布尔`(默认)|`uint8`

将输出数据类型设置为布尔或uint8．

编程使用

块参数：OutDataTypeStr

类型:特征向量

值：“布尔”|“uint8”

默认的：“布尔”

模型的例子

检测下降到负信号值

当信号值从大于或等于零的值减小到严格的负值时进行检测。

开放模式

块特征

数据类型	`布尔`\|`双`\|`不动点`\|`整数`\|`单`
直接引线	`是的`
多维信号	`是的`
适应信号	`是的`
讨论二阶导数过零检测	`没有`

扩展功能

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

生成的代码依赖于memcpy或memset函数(string.h)在某些条件下。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

这个块有一个单独的、默认的HDL架构。

高密度脂蛋白块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是`0`．有关详细信息，请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是`0`．有关详细信息，请参见OutputPipeline(高密度脂蛋白编码器)．

PLC的代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用fixed-point Designer™设计和模拟定点系统。

另请参阅

之前介绍过的R2006a

金宝app仿真软件文档

金宝app

基于模型的嵌入式控制系统设计

下载白皮书

检测下降负

描述

港口

输入

Port_1- - - - - -输入信号信号值

输出

Port_1——输出信号0 | 1

参数

初始条件-前一次输入的初始条件0(默认)|标量|向量

编程使用

输入处理—指定基于样本或帧的处理作为通道的元素(基于样本)(默认)|作为通道的列(基于框架)

编程使用

输出数据类型—输出数据类型布尔(默认)|uint8

编程使用

模型的例子

检测下降到负信号值

块特征

扩展功能

C / c++代码生成使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC的代码生成使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换使用fixed-point Designer™设计和模拟定点系统。

另请参阅

金宝app仿真软件文档

金宝app

基于模型的嵌入式控制系统设计

`Port_1`- - - - - -输入信号
信号值

`Port_1`——输出信号
0 | 1

`初始条件`-前一次输入的初始条件
0(默认)|标量|向量

`输入处理`—指定基于样本或帧的处理
`作为通道的元素(基于样本)`(默认)|`作为通道的列(基于框架)`

`输出数据类型`—输出数据类型
`布尔`(默认)|`uint8`

C / c++代码生成
使用Simulink®Coder™生成C和c++代码。金宝app

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

PLC的代码生成
使用Simulink®PLC Coder™生成结构化文本代码。金宝app

定点转换
使用fixed-point Designer™设计和模拟定点系统。