从Live FPGA捕获数据马铃薯工作区交互式
的FPGA数据捕获工具从FPGA上运行的设计中捕获数据并返回给MATLAB®工作区。您可以配置返回值的数据类型,指定捕获窗口的数量和触发阶段的数量,并在捕获数据时设置触发条件以控制。
在使用此工具之前,必须使用FPGA数据捕获组件生成器工具。您还必须将生成的IP代码集成到项目中并将其部署到FPGA。该工具通过JTAG电缆与FPGA通信。确保在板和主机之间连接JTAG电缆。
该工具是您生成的包装器hdlverifier。FPGADataReader
System Object™。的FPGA数据捕获工具定义变量,fpgadc_obj.
在工作区。如果此变量已存在,则使用现有对象将打开该工具,并将修改保存到该对象。
对于工作流程概述,请参阅数据采集流程.
matlab命令提示符:输入LaunchdatacupTureApp.
.此函数是与其他生成的数据捕获组件相同的文件夹中的生成脚本。
捕获数据
- 何时捕获数据立即
(默认)|在触发器上
默认设置,捕获立即
,忽略任何触发条件并在单击时捕获数据缓冲区捕获数据.要捕获在FPGA逻辑中包含特定事件的数据,请配置触发器条件并选择在触发器上
.在这种情况下,数据捕获逻辑等待直到触发条件为真,然后捕获数据的缓冲区。
当你点击捕获数据,一扇窗户停止按钮打开。如果要取消捕获尝试(例如,如果未发生触发条件),请单击停止要将控件返回到工具。当您中止捕获尝试时,没有数据返回到MATLAB。
输出变量名称
- 返回捕获数据的结构名称捕获的数据返回到基本MATLAB工作区中的结构变量。从每个信号返回的数据是向量样本深度
值。每个信号成为结构中的一个字段。结构中的字段名与信号的名字.
使用逻辑分析仪显示数据
- 在逻辑分析仪中自动显示数据在
|离开
如果您拥有DSP System Toolbox™许可证,则会出现此选项。当您选择此选项时,在数据捕获完成后,工具将打开Logic Analyzer窗口以显示捕获的数据。时间轴是在样本中测量的。游标位置指示检测到触发器的时间。
样本深度
-每个信号捕获的采样数该参数为只读。它反映了您在生成时指定的值。
捕获窗口数量
—数据捕获的递归次数1
(默认)|整数功率的两个指定要捕获的递归数。该值必须是2的幂,且不能大于2样本深度.当指定采样深度,考虑读取数据时,你打算配置窗口的数量,因为他们在一起相互撞击捕获窗口的窗口深度。的窗口深度是样本深度除了捕获窗口数量.指定样本深度在里面FPGA数据捕获组件生成器工具。
例如:如果样本深度是4096
和捕获窗口数量是4
,然后每个捕获窗口都有一个窗口深度1024
.
触发阶段数
—提供触发条件的触发阶段数指定触发阶段的数量。取值范围为1 ~ 1之间的整数米, 在哪里米是由最大触发阶段参数的FPGA数据捕获组件生成器工具。当您指定时最大触发阶段参数,考虑您计划配置触发条件以捕获数据的最大触发阶段数。
例如,如果最大触发阶段是4
,然后触发阶段数可以1
,2
,3.
,或4
.
触发位置
- 捕获缓冲区内的触发检测周期的位置0
(默认)|整数最多窗口深度1默认情况下,检测到触发器时的时钟周期是捕获缓冲区的第一个样本。您可以在捕获缓冲区中更改触发器检测周期的相对位置。非默认触发器位置意味着在触发器发生之前捕获一些样本。可以设置为0 ~的任意数字窗口深度1、包容。当触发位置等于窗口深度-1,当触发发生时,最后一个样本对应于周期。如果捕获窗口数量大于一个,相同的触发位置适用于所有窗口。有关更多信息,请参见触发器.
触发组合操作
—创建触发条件的逻辑操作符和
(默认)|或者
此参数由逻辑门图标表示。按下改变操作符按钮切换到之间和
和或者
.
触发器条件可以由一个或多个信号的值比较组成。只使用一种逻辑运算符将这些值比较组合起来。假设三个信号,一个
,B
, 和C
,弥补了触发条件。选项有:
A==10,B==下降沿,C==0
a == 10或b =='下降沿'或c == 0
信号
—触发组件信号名称此参数为只读。在生成时指定的信号名称列在底部的下拉菜单中。点击+按钮将信号添加到触发条件。
操作符
-在触发条件下比较信号的操作符==.
|! =
|<
|>
|<=
|> =
要比较信号,请选择其中一个运算符:==.
,! =
,<
,>
,<=
,或> =
.比较包含的信号X
或者x
(不关心值),指定==.
或者! =
操作员。
价值
-将此信号与之比较的值,作为总体触发条件的一部分低的
|高的
|下降沿
|前沿
|两个边缘
触发器条件可以由一个或多个信号的值比较组成。此参数指定以匹配每个信号的值。
对于多维测信号,在与信号关联的数据类型范围内指定十进制,二进制或十六进制值。在提供十六进制或二进制值的同时,您可以使用组合提供值X
或者x
(不关心值)来启用位屏蔽。这意味着,在比较值时,触发器条件将丢弃place值X
或者x
并提供输出。
要将一组位分开以获得更好的可读性,您可以使用_
位之间。例如,可以将32位二进制值表示为0 b1010_xxxx_1011_xxxx_1110_xxxx_1111xxxx
32位十六进制值为0xab_cdexfx.
.
为布尔值
信号,选择电平或边缘条件。有关更多信息,请参见触发器.
触发超时
- 在触发阶段中必须发生触发条件的最大FDC IP核心时钟循环数1
(默认)|整数,取值范围为1 ~ 65,536在如此多的FPGA数据捕获(FDC) IP核时钟周期中,触发器条件必须发生在启用此参数的触发器阶段。您可以根据需要指定1 ~ 65,536之间的任意整数。选择此参数可以在触发阶段启用触发超时。触发器超时不允许进入触发第一阶段.
信号的名字
-捕获信号名称该参数为只读。它反映了您在生成时指定的值。该名称是结构变量中字段的名称。
位宽
—信号的位数该参数为只读。它反映了您在生成时指定的值。
数据类型
—捕获数据的数据类型数字类型
的数据类型菜单提供匹配捕获信号的位宽的数据类型建议。这个大小是您为生成的IP上的端口指定的宽度。您可以在此字段中键入以指定自定义数据类型。如果信号为8、16或32位,则默认为uint.
.如果信号有一个位,则默认为布尔值
.如果信号是一个不同的宽度,默认为Numerictype(0,BitWidth,0)
.