概要

このモデル例では,静的周波数オフセット,タイミングのずれ,およびガウスノイズを扱うため,すべての処理が複素ベースバンドで行われます。前述の損失に対処するため，この例では実用的なデジタル受信機のリファレンス設計を提供しています。これには相関ベースの大まかな周波数補正,锁相环ベースの細かな周波数補正,锁相环ベースのシンボルタイミング再生,フレーム同期,位相不確定性の解決が含まれます。例では,受信機処理に同期アルゴリズムを実装する通信工具箱™内のいくつかのライブラリブロックを例示します。

例の構造

モデルの最上位の構造を次の図に示します。发射机サブシステム，チャネルサブシステムおよび接收机サブシステムが含まれます。

发射机サブシステムおよび接收机サブシステムの詳細な構造を次の図に示します。

コンポ，ネントの詳細は次の各節で説明します。

送信機

チャネル

受信機

发射机

送信機には一些代サブシステム，QPSK调制器ブロック，凸起余弦发射滤波器ブロックが含まれます。次の図に示すように，一些代サブシステムはmatlabワクスペス変数をフレムのペロドとして使用します。各フレムには，20の“Hello world ###”というメッセジとヘッダが含まれます。最初の26ビットはヘッダービットであり,13ビットのバーカー符号を2倍にオーバーサンプリングしたものです。バ，カ，符号は，後に受信機モデルの数据解码サブシステムで使用するQPSKシンボルを正確に13個生成するため2倍にオーバーサンプリングされています。残りのビットがペ▪▪ロ▪▪ドです。ペイロードはHello world ###' (### は“000”、“001”、“002”,…， '099'のシ，ケンスの繰り返し)のASCII表現に対応します。ペイロードは受信機モデルのタイミング再生処理のために0と1をバランス良く配分するためスクランブルされています。スクランブルされたビットはQPSK调制器(グレaapl . aapl .マッピングを伴う)によって変調されます。変調されたシンボルは凸起余弦发射滤波器(ロ，ルオフ係数が0.5)によって2倍にアップサンプリングされます。送信システムのシンボルレ，トは1秒あたり50kシンボルで，凸起余弦接收滤波器の後のサンプルレトは1秒あたり100kサンプルです。

周波数オフセットおよび可変遅延のあるawgnチャネル

带频偏和可变延迟的AWGN信道サブシステムはまず,周波数オフセットとあらかじめ設定されている位相オフセットを伝送信号に付加します。その後、以下の2タesc escプから任意の可変遅延を信号に付加します。

複数の遅延特性を使用することによって，受信機の性能，特に符号同步器ブロックへの影響を調査できます。遅延された信号はAWGN信道で処理されます。以下に带频偏和可变延迟的AWGN信道サブシステムのブロック線図を示します。

受信機

レaapl . cer .レaapl . cer . cer

凸起余弦接收滤波器は送信された波形用の整合フィルタを提供します(ロルオフ係数は0.5)。

自动增益控制

受信信号の振幅は，搬送波とシンボル同期装置の正確性に影響します。そのため信号の振幅を安定化させて最適なル，プ設計を確保しなければなりません。自动增益控制出力パワーは、位相とタイミングの誤差検出器の等価なゲインが常に一定になる値に設定されます。AGC は凸起余弦接收滤波器の前に置かれるため，2のオ，バ，サンプリング係数で信号の振幅を計測できるようになります。これにより，推定の精度が向上します。位相検出器ゲesc esc esc esc esc esc esc esc1]の7.2.2章および8.4.1章を参照してください。

大まかな周波数補正

粗频率补偿サブシステムは周波数オフセットの大まかな推定に基づいて入力信号を補正します。次の図は，粗频率补偿器ブロックの相関ベースのアルゴリズムの出力を平均することにより周波数オフセットを推定するサブシステムを示します。補正は，相位/频率偏移ブロックによって実行されます。大まかな周波数補正を行った後にも通常，残留周波数オフセットがあります。これによりコンスタレ，ションがゆっくりと回転してしまう場合があります。载波同步器ブロックは，この残留周波数を補正します。

粗频率补偿器の正確性は，その最大周波数オフセット値と共に減少します。理想的にはこの値は，予想される周波数オフセット範囲のすぐ上に設定されなければなりません。たとえばこのモデルでは，5 kHz周波数オフセットを導入し，粗频率补偿器は6 kHzの最大周波数オフセットで構成されます。

シンボル同期装置

タ电子邮箱ミング再生は，符号同步器ラ@ @ブラリブロックによって実行されます。このブロックは[1]の8章で説明されている锁环を実装し，受信信号のタ电子锁环ミングの誤差を補正します。タミング誤差検出器は，回転不変であるガドナアルゴリズムを使用して推定されます。言い換えれば，このアルゴリズムは周波数オフセット補正の前または後に使用できます。ブロックへの入力は2倍にオバサンプリングされます。平均で，ブロックは入力サンプル2にき1出力サンプルの割合で生成します。ただし,チャネルのタイミング誤差(遅延)がシンボルの境界に達すると,出力フレームのシンボルが1つ超過または不足してしまいます。その場合，ブロックはビットスタッフィング/スキッピングを実行します。このため，このブロックの出力は可変サ。

ブロックの阻尼因子、归一化环路带宽および探测器获得パラメ，タ，は調整可能です。これらのパラメーターの既定値は,それぞれ1(臨界減衰),0.01および5.4に設定されています。これにより锁相环が適切なタイミングにすばやく同期するため,タイミングジッターはほとんど発生しません。

キャリア同期装置

細かな周波数補正は，载波同步器ラ@ @ブラリブロックによって実行されます。このブロックは[1]の7章で説明されている位相同期回路(锁相环)を実装し,入力信号の残留周波数オフセットと位相オフセットを追跡します。锁相环はダイレクトデジタルシンセサイザー(DDS)を使用して,残留周波数と位相オフセットを相殺する補正位相を生成します。DDSによる位相オフセットの推定値は循环过滤器の位相誤差出力の積分です。

ブロックの阻尼因子および归一化环路带宽パラメ，タ，は調整可能です。これらのパラメ，タ，の既定値は，それぞれ1(臨界減衰)および0.01に設定されています。これにより锁环が目的の位相にすばやく同期するため，位相ノ锁环ズはほとんど発生しません。

プリアンブル検出器とフレ，ム同期装置

既知のフレ，ムヘッダ，の位置は，序言探测器ラ@ @ブラリブロックによって検出され，フレ@ @ム同期がFrameSynchronizer系统对象™を使用するMATLAB系统块によって実行されます。序言探测器ブロックは、フレーム ヘッダーの位置を検出するために、既知のフレーム ヘッダー (QPSK 変調バーカー符号) を使用して受信した QPSK シンボルとの相関をとります。Frame Synchronizer ブロックは、この位置情報を使用してフレーム境界を整列します。また、符号同步器ブロックの可変サ@ @ズ出力を，ダウンストリ@ @ム処理に必要な固定サ@ @ズのフレ@ @ムに変換します。ブロックの2 番目の出力は Boolean スカラーで、1 番目の出力が目的のヘッダーをもつ有効なフレームであるかどうかを示し、もしそうであれば、“数据解码”サブシステムの実行を可能にします。

デ，タの復号化

数据解码を有効化されたサブシステムは,位相不確定性の解決,復調およびテキストメッセージの復号化を行います。载波同步器ブロックは0,90180または270度の位相シフトをもつ変調されていない搬送波に同期してしまう場合があり,これにより位相不確定性が生じます。位相不確定性とその解決にいては，[1]の7.2.2章および7.7章を参照してください。相位偏移估计器サブシステムは位相シフトを決定します。相位模糊校正与解调サブシステムは推定位相オフセットで入力信号を回転させ，補正したデ，タを復調します。ペイロードビットはデスクランブルされ,シミュレーションの終わりに仿真金宝app软件診断ビューアーに表示されます。

結果と表示

シミュレ，ションを実行すると，ビットエラ，レ，トと結果がグラフィックスで多数表示されます。

これらの画面はフィルター処理前後の受信信号のスペクトルと,フィルター処理後,タイミング再生後,およびきめ細かい周波数補正後のコンスタレーションを示します。

以下は符号同步器ブロックおよび载波同步器ブロックそれぞれの出力コンスタレションダアグラムです。

例の検証

この例を使用すると,複数システムの機能を使用して,ビットエラーレート性能での効果を調べることができます。たとえば，さまざまなディスプレaapl .に周波数オフセット，遅延タaapl .プおよびを変更したことによる効果を表示できます。

この例では，静的周波数オフセットをモデル化します。実際には，周波数オフセットは時間とともに変化する場合があります。このモデルでは，時間により変化する周波数ドリフトでも粗频率补偿サブシステムによって追跡できます。実際の周波数オフセットが現在の大まかな周波数補正を行うサブシステムで追跡できる最大周波数オフセットを超えた場合,オーバーサンプリング係数を増加させることでサブシステムの追跡範囲を広げられます。また，模型参数ブロックで，アルゴリズムを相関ベ，スからFFTベ，スに変更することができます。FFTベースのアルゴリズムは,低Eb /不において相関ベースのアルゴリズムよりも適切に実行できます。

符号同步器および载波同步器ブロックの归一化环路带宽や阻尼因子パラメ，タ，を調整し，それらの収束時間や推定精度を評価することもできます。さらに，载波同步器ブロックのプル@ @ンレンジを評価できます。归一化环路带宽および阻尼因子を大きくすると，pllはより大きな周波数オフセット範囲から取得できます。しかし，归一化环路带宽を大きくするとノesc escズが多くなり，位相推定で大きな平均二乗誤差が生じてしまいます。“不足減衰システム(阻尼因子が1未満)は整定時間が短いですが,オーバーシュートおよび振動が発生します。過減衰システム(阻尼因子が1を超える)は整定時間が長いですが振動がありません。」[1]。これらのPLLパラメタ設計の詳細にいては，[1]の付録cを参照してください。

参考文献

1.Michael Rice，“数字通信——离散时间方法”，Prentice Hall, 2008年4月。