このページの翻訳は最新ではありません。ここをクリックして,英語の最新版を参照してください。
高密度脂蛋白编码器™はMATLAB®関数,金宝app仿真软件®モデルおよびStateflow®チャートから移植と合成が可能な硬件描述语言(VHDL)®コードとVerilog®コードを生成します。生成されたHDLコードはFPGAプログラミングまたはASICのプロトタイピングと設計で使用できます。
高密度脂蛋白编码器はXilinx®, Microsemi®,および英特尔®のFPGAのプログラミングを自動化するワークフローアドバイザーを備えています。高密度脂蛋白のアーキテクチャと実装を制御し,クリティカルパスを強調表示し,ハードウェアリソースの使用率の推定を生成できます。高密度脂蛋白编码器では Simulink モデルと生成された Verilog コードおよび VHDL コード間のトレーサビリティが提供されており、DO-254 やその他の標準に沿った整合性の高いアプリケーションのためのコード検証が可能です。
業界標準のサポートは,IEC认证工具包(ISO 26262およびIEC 61508用)を通じて利用できます。
高密度脂蛋白编码器の基礎を学ぶ
MATLABアルゴリズムからのHDLコードの生成
金宝app仿真软件モデルからのHDLコードの生成
分割されたハードウェアとソフトウェアをターゲットハードウェアプラットフォームに展開する
サードパーティ製ハードウェア(Microsemi英特尔Xilinx FPGAのボードなど)のサポート
做およびIEC認定のための仿真软件检金宝app查の検定吗