开始高密度脂蛋白验证器

测试和验证Verilog而且硬件描述语言(VHDL)使用HDL模拟器和FPGA板

HDL验证器™让您测试和验证VHDL^®和Verilog^®fpga, asic和soc的设计。您可以使用运行在MATLAB中的测试台来验证RTL^®或仿真金宝app软件^®使用与西门子的联合仿真^®,^®或ModelSim^®,节奏^®Xcelium™和Xilinx^®Vivado^®模拟器。您可以在FPGA开发板上重用这些相同的测试工作台，以验证硬件实现。

HDL Verifier为RTL测试平台和完整的通用验证方法(UVM)环境生成SystemVerilog验证模型。这些模型在Questa、Xcelium和Vivado模拟器以及Synopsys中本机运行^®VCS通过SystemVerilog直接编程接口(DPI)。

HDL验证器提供了在Xilinx、Intel上调试和测试实现的工具^®,微芯片MATLAB的板子。您可以在设计中插入探针并设置触发条件，将内部信号上传到MATLAB中进行可视化和分析。

安装与配置

金宝app支持EDA工具和硬件

教程

高密度脂蛋白Cosimulation

用MATLAB测试平台验证HDL模块
建立并运行ModelSim和MATLAB测试平台会话。
用Simulink测试平台验证HDL模块金宝app
设置一个HDL验证会话，使用Simulink验证一个简单的VHDL模型。金宝app

HDL代码导入

MATLAB系统对象的协同仿真向导
使用Cosimulation Wizard设置HDL验证器™应用程序。
用Simulink验证凸起余弦滤波器设计金宝app
提供有关如何使用“协同仿真向导”创建用于协同仿真的Simulink模型的说明。金宝app

TLM组件生成

开始使用TLM生成器
本示例展示了如何配置Simulink®模型，以使用Simulink Code金宝appr™或Embedded Coder®的tlmgenerator目标生成SystemC™/TLM组件。

FPGA-in-the-Loop (FIL)

用fpga在环验证PID控制器的HDL实现
本示例向您展示如何使用HDL Verifier™设置一个FPGA-in-the-Loop (FIL)应用程序。
使用fpga在环验证数字上变频器
该示例向您展示了如何使用fpga在环仿真验证Filter design HDL Coder™生成的数字上转换器设计。

验证生成的HDL代码与HDL工作流顾问(要求高密度脂蛋白编码器许可)

为生成的HDL代码选择一个测试平台(高密度脂蛋白编码器)
选择一个生成的测试平台。
使用HDL工作流顾问生成测试平台并启用代码覆盖(高密度脂蛋白编码器)
使用HDL Workflow Advisor为生成的HDL代码生成测试台和代码覆盖。

设计验证自动化

高密度脂蛋白Cosimulation
HDL验证器软件由MATLAB函数、MATLAB系统对象™和Simulink块库组成，所有这些都在HDL模拟器和MATLAB或Simulink之间建立通信链接。金宝app
FPGA验证
HDL验证器与Simulink或MATLAB和H金宝appDL Coder™以及支持的FPGA开发环境一起工作，为在FPGA中实现自金宝app动生成的HDL代码做好准备。
TLM组件生成
HDL Verifier允许您创建一个SystemC事务级模型(TLM)，该模型可以在任何与osi兼容的TLM 2.0环境中执行，包括商业虚拟平台。
SystemVerilog DPI组件生成
HDL验证器工作金宝app仿真软件编码器™或MATLAB编码器在SystemVerilog组件中使用直接编程接口(DPI)将子系统导出为生成的C代码。