HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。
最佳实践
当在针对HDL代码生成的模型中使用启用的子系统时,最好考虑以下几点:
高密度脂蛋白架构
建筑学 |
描述 |
模块 (默认) |
为子系统和子系统中的块生成代码。 |
黑箱 |
生成黑匣子界面。生成的HDL代码仅包括子系统的输入/输出端口定义。因此,您可以使用模型中的子系统来生成现有的手动写入的HDL代码的接口。 子系统的黑盒接口的生成类似于Model块接口的生成,但是没有时钟信号。 |
没有高密度脂蛋白
|
从生成的代码中删除子系统。但是,您可以使用模拟中的子系统,但是,将其视为HDL代码中的“No-Op”。 |
高密度脂蛋白块属性
一般的 |
适应性佩皮琳 |
基于合成工具,目标频率和乘数字长的自动管道插入。默认为继承 .也可以看看适应性佩皮琳(高密度脂蛋白编码器). |
BalanceDelays |
沿着一个路径检测引入新延迟,并在其他路径上插入匹配的延迟。默认为继承 .也可以看看BalanceDelays(高密度脂蛋白编码器). |
ClockRatePipelining |
以更快的时钟速率插入管道寄存器而不是较慢的数据速率。默认为继承 .也可以看看ClockRatePipelining(高密度脂蛋白编码器). |
约束outputipeline. |
通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认为0. .有关更多详细信息,请参阅约束outputipeline.(高密度脂蛋白编码器). |
DistributedPipelining |
管道寄存器分配,或寄存器重定时。默认为从 .也可以看看DistributedPipelining(高密度脂蛋白编码器). |
DSPStyle |
乘法器映射的综合属性。默认为没有一个 .也可以看看DSPStyle(高密度脂蛋白编码器). |
Flattenhierarchy. |
从生成的HDL代码中删除子系统层次结构。默认为继承 .也可以看看Flattenhierarchy.(高密度脂蛋白编码器). |
InputPipeline. |
输入管道级的数量以插入生成的代码。分布式管道和受约束的输出管道可以移动这些寄存器。默认为0. .有关更多详细信息,请参阅InputPipeline.(高密度脂蛋白编码器). |
outputpipeline. |
要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认为0. .有关更多详细信息,请参阅outputpipeline.(高密度脂蛋白编码器). |
SharingFactor |
映射到单个共享资源的功能等同资源的数量。默认值为0.另请参阅资源共享(高密度脂蛋白编码器). |
流媒体 |
并行数据路径或向量的数量,即时间复用以转换为串行标量数据路径。默认值为0,其实现完全并行数据路径。也可以看看流媒体(高密度脂蛋白编码器). |
目标规范
属性中的块属性设置不能是DUT目标规范选项卡将被忽略。
限制
HDL编码器支持满足金宝app以下条件的启用子系统的HDL代码生成:
启用的子系统不是DUT。
子系统不是这两个触发和启用。
启用信号是一个标量。
启用子系统的输出具有0的初始值。
启用子系统的所有输入和输出(包括启用信号)以相同的速率运行。
这显示输出端口参数设置为从
.
这启用时状态参数设置为举行
(例如,Enable块在启用时不会重置状态)。
这输出时禁用启用的子系统输出端口的参数设置为举行
(即,已启用的子系统在禁用时不会重置输出值)。
如果DUT包含以下块,Ramarchitecture.
被设置为WithClockEnable
:
启用的子系统不包含以下块:
例子
自动增益控制器示例显示了如何在HDL代码生成中使用已启用的子系统。要打开示例,请输入: