“HDL Verifier在我们的MATLAB模型和逻辑模拟器之间提供了一个直接的联合仿真接口，使我们能够更早地验证我们的设计，更快地发现问题，完成更多的测试，并压缩整个开发周期。”
杰森·普劳，哈里斯公司
哈里斯公司的工程师习惯于在紧凑的时间内交付复杂的基于FPGA的信号处理系统。为了满足客户通常严格的要求和他们自己的质量标准，工程师们在合成每个系统之前彻底验证了HDL设计。
在过去，HDL验证需要几个手动步骤。哈里斯公司的工程师已经使用HDL验证器实现了该过程的自动化™提供MATLAB之间的双向链接®Cadence中的系统模型和HDL设计仿真®敏锐的®. 新流程消除了算法规范和HDL验证之间的模糊性，减少了重复工作，并改进了系统和HDL工程师之间的通信。
Harris高级工程师Jason Plew说：“与MATLAB和HDL Verifier的联合仿真不仅使子系统级的仿真更容易，还使我们能够更全面地验证整个系统。”。“我们大大减少了开发子系统测试台所需的时间，这使我们能够更早地验证和调试我们的设计。”
哈里斯的工程师需要设计和验证一个跨越多个Xilinx的信号处理系统®Virtex®FPGA。在这个劳动密集型的过程中，一旦模拟了子系统的定点模型，团队就会导出包含刺激数据和模拟预期结果的大型文本文件，并将其导入Cadence Incisive。然后，一位经验丰富的工程师用HDL编写测试台，读取数据，应用刺激，并验证结果。如果结果不匹配，团队必须深入研究大量的结果文件，找出模拟失败的地方和原因。对于测试特性的每一次变化，他们都必须重新导出模拟数据，这需要8小时的繁琐手工工作。
Plew回忆道：“我们花了相当多的时间为每个子系统手动执行步骤，结果，我们只有时间在截止日期前完成30%的所需系统级测试用例。”。
Harris需要一种直接在逻辑模拟器中驱动输入信号的方法，从而无需编写HDL测试台，也无需管理大量测试数据文本文件。
哈里斯公司的工程师们在MATLAB中对他们的信号处理系统进行建模和仿真。MATLAB模型成为了一个可重用的测试平台，他们可以使用HDL验证器与Cadence Incisive模拟器进行交互仿真。
利用MATLAB和DSP系统工具箱™，工程师们开发了一个理想的基带信号处理数据路径浮点模型，用于验证设计是否满足功能要求。
在将模型转换为定点后，他们优化了硬件实现算法。在MATLAB中进行了额外的仿真，以确保定点实现在规范范围内执行。
Harris工程师使用定点模型作为可执行规范，然后用HDL实现系统。
该团队使用HDL验证器使MATLAB代码能够作为实现的测试平台。通过协同仿真接口，使用MATLAB为HDL仿真提供激励，并对仿真结果进行分析。
为了加速多个测试用例的执行，Harris工程师开发了一个MATLAB控制脚本，用于管理Linux计算网格中的多个并行协同模拟。
在合成并成功演示该设备之前，该团队使用该方法快速验证单个子系统以及整个信号处理链。哈里斯的工程师们已经开始在其他项目上应用同样的方法，包括一个需要百万点快速傅里叶变换的项目。
功能验证时间缩短85%以上. Plew说：“过去，一名经验丰富的工程师需要大约8小时来准备一个子系统测试台。”。“使用HDL验证器，我们可以在一小时内创建一个，因为MATLAB生成刺激并执行分析，所以我们在MATLAB中准备好了所有测试结果，以便进行后处理。”
100%的计划测试用例已完成. Plew说：“我们以前的过程非常复杂，我们通常在子系统级执行很少的验证，我们的时间表使我们无法在系统级运行超过30%的所需测试用例。”。“借助MathWorks工具，我们使用自动化流程生成并模拟了100%的测试用例，使我们能够在子系统级别发现大多数缺陷。”
设计实现无缺陷. “我们消除了数周的实验室调试时间，因为我们使用HDL验证器在MATLAB和Cadence Incisive中联合模拟HDL代码，从而彻底验证了设计，”Plew指出。“事实上，FPGA的数据路径元素从一开始就按照设计执行。”
加入客户参考计划
您还可以从以下列表中选择网站：