HDL Coder™会生成便携式可接定的VHDL®和verilog.®matlab的代码®函数,simulink金宝app.®模型和州流®图表。生成的HDL代码可用于FPGA编程或ASIC原型设计和设计。
HDL编码器提供了一个工作流程顾问,可自动执行Xilinx的编程®,微笑®和英特尔®FPGA。您可以控制HDL架构和实现,突出显示关键路径,并生成硬件资源利用率估计。HDL编码器在Simulink模型和生成的Verilog和VHDL码之间提供可追溯性,使得金宝app遵守DO-254和其他标准的高完整性应用程序的代码验证。
金宝app通过支持行业标准IEC认证套件(对于ISO 26262和IEC 61508)。
了解HDL编码器的基础知识
从MATLAB算法生成HDL代码
从Simulink模型生成HDL代码金宝app
在目标硬件平台上部署分区硬件和软件
金宝app支持第三方硬件,如英特尔,Microsemi和Xilinx FPGA板
资格获得IEC认证的HDL编码器