建立MATLAB AXI Master
从MATLAB访问板上内存位置®或仿真金宝app软件®，则必须在FPGA设计中包含MATLAB AXI主IP。这个IP连接到板上的从内存位置。IP还响应来自MATLAB或Simulink的读写命令，通过JTAG、PCI Express或以太网电缆。金宝app
要使用此特性，必须下载FPGA板的硬件支持包。金宝app看到下载FPGA单板支持包金宝app．
要设置从MATLAB或Simulink访问的AXI主IP，遵循以下设置步骤:金宝app
在FPGA设计中包括MATLAB AXI主IP。要将IP文件的路径添加到项目中，请调用
setupAXIMasterForVivado或setupAXIMasterForQuartus功能。打开Vivado®或第四的®，并从IP Catalog中选择FPGA设计中的MATLAB AXI主IP。
当使用JTAG作为物理连接时，请选择MATLAB作为AXI Master．
当使用以太网作为物理连接时，请选择UDP Matlab作为AXI Master和以太网MAC中心并将它们添加到您的项目中。
当使用PCIe作为物理连接时，选择PCIe MATLAB作为AXI Master并将其添加到您的项目中。
在FPGA项目中，指定允许AXI主IP访问的地址。
请注意
axis主IP支持AXI4 Lite金宝app、AXI4和Altera®Avalon从存储器位置。FPGA互连自动将AXI4事务转换为每个地址的协议。
编译您的FPGA项目，包括MATLAB AXI主IP。
使用物理电缆(JTAG、PCI Express或以太网电缆)将FPGA板连接到主机。
用编译设计对FPGA进行编程。
请注意
或者，您可以使用示例参考设计，例如以下示例中的示例，在HDL Coder™指导的工作流中执行这些步骤:使用IP核生成工作流访问英特尔纯FPGA板上的DUT寄存器(高密度脂蛋白编码器)或使用IP核生成工作流访问Xilinx纯FPGA板上的DUT寄存器(高密度脂蛋白编码器)．
在FPGA上加载设计后，可以访问板上的内存映射位置。
要从MATLAB访问板，创建一个aximaster对象，并使用readmemory和writememory读取和写入板上的内存映射位置的方法。
要从Simulink访问板，创建一个Simulin金宝appk模型并包括阿喜主人读和AXI大师写在里面。配置块读和写板上的内存映射位置。
JTAG注意事项
当使用JTAG作为到您的板的物理连接时，您可能有使用同一JTAG连接的其他ip。这些ip包括FPGA数据捕获，Intel®SignalTap II或Xilinx®Vivado逻辑分析仪核心。MATLAB AXI主IP可以与其他使用JTAG连接的IP在您的设计中共存，但是，每次只有一个应用程序可以使用JTAG电缆。释放aximaster对象返回供其他应用程序使用的JTAG资源。
JTAG电缆最常见的冲突使用是对FPGA重新编程。停止任何FPGA数据捕获或MATLAB AXI主JTAG连接之前，您可以使用电缆来编程FPGA。
上位机与FPGA之间的最大数据速率受JTAG时钟频率的限制。对于Intel单板，JTAG时钟频率为12mhz或24mhz。对于Xilinx单板，JTAG时钟频率为33mhz或66mhz。JTAG频率取决于电缆类型和FPGA板支持的最大时钟频率。金宝app
相关的话题
你也可以从以下列表中选择一个网站:
