发送和接收的语气使用Xilinx RFSoC设备——第2部分部署
这个例子展示了如何实现并验证设计在Xilinx®RFSoC设备使用SoC Blockset™。你部署一个系统在Xilinx RFSoC评估板产生一个正弦语气从FPGA,跨多个射频通道传输,接收它回设备完成回送。系统的建模与仿真,请参阅发送和接收的语气使用Xilinx RFSoC设备-第1部分系统设计的例子。
金宝app支持硬件平台:
Xilinx®Zynq UltraScale®+ ZCU111评估装备+ XM500变压器卡
Xilinx®Zynq UltraScale®+ ZCU216评估装备+ XM655变压器卡
Xilinx®Zynq UltraScale®+ ZCU208评估装备+ XM655变压器卡
实现和硬件上运行
硬件设置ZCU111工具包
连接上的SMA连接器XM500变压器卡完成adc和dac之间的回路,根据下表中提供的连接。使用直流块微分渠道回环。
来实现soc_rfsoc_datacapture模型支持的SoC板上使金宝app用SoC建设者工具。确保硬件板选项设置为Xilinx Zynq UltraScale + RFSoC ZCU111评估工具在系统芯片仿真软件将来发布的标签金宝app。
打开SoC建设者,点击配置、构建和部署。后SoC建设者工具打开时,遵循这些步骤:
在设置屏幕上,选择构建模型。点击下一个。
在选择构建操作屏幕上,选择为外部模式构建和负载。点击下一个。
在选择项目文件夹屏幕上,指定项目文件夹。点击下一个。
在检查硬件映射屏幕上,单击下一个。
在检查内存映射屏幕,查看内存映射,单击查看/编辑。点击下一个。
在验证模型屏幕,检查模型实现的兼容性,点击验证。点击下一个。
在构建模型屏幕上,构建模型,点击构建。外部壳打开当FPGA合成开始。点击下一个。
在连接硬件屏幕,与SoC测试主机的连接板,点击测试连接。去运行应用程序屏幕上,单击下一个。
FPGA合成往往超过30分钟才能完成。为了节省时间,您可以使用所提供的pregenerated比特流遵循这些步骤。
关闭外部shell终止合成。
pregenerated比特流复制到项目文件夹通过输入这个命令在MATLAB命令提示符。
拷贝文件(fullfile (matlabshared.sup金宝appportpkg.getSupportPackageRoot,…“工具箱”,“soc”,“金宝appsupportpackages”,“xilinxsoc”,…“xilinxsocexamples”,“比特流”,…“soc_rfsoc_datacapture-XilinxZynqUltraScale_RFSoCZCU111EvaluationKit.bit”),”。/ soc_prj ');
加载pregenerated比特流和运行模型SoC董事会通过点击加载并运行。
有些文件被加载后,打开生成的软件模型,复制频谱分析仪和范围从顶部模型和连接速度过渡块如这个图所示,并运行模型。你可以观察ADC通道1的单音频率默认频谱分析仪。
在外部模式下运行模型,并验证接收的语气在0.5 MHz频谱分析仪。默认情况下,ADC通道1配置可视化。选择一个不同的ADC频道,修改adcChannelSelect价值。音信号通过各种DAC传播渠道的比例是不同的。这被视为收到的峰值的不同语气的光谱范围。例如,运行模型adcChannelSelect价值5(对应通道5)结果在更低的峰值频谱分析仪相比,通道1。
请注意:你看不到任何输出通道3和4频道XM500变压器卡。这些渠道支持1到4 GHz范围金宝app,这是高于0.5 MHz的传播基调。
实现和ZCU216硬件上运行
连接XM655变压器之间的回送卡片和完整的adc和dac如表所示。
来实现soc_rfsoc_IQ_datacapture_top模型支持的SoC板上使金宝app用SoC建设者工具。确保硬件板选项设置为Xilinx®Zynq UltraScale + (R) ZCU216评估工具在系统芯片选项卡的仿真软件将来发金宝app布和遵循相同的SoC建设者以上步骤中定义的部分,但是加载pregenerated比特流使用以下命令ZCU216评估工具。
拷贝文件(fullfile (matlabshared.sup金宝appportpkg.getSupportPackageRoot,“工具箱”,“soc”,“金宝appsupportpackages”,“xilinxsoc”,“xilinxsocexamples”,“比特流”,“soc_rfsoc_IQ_datacapture_top-XilinxZynqUltraScale_RFSoCZCU216EvaluationKit.bit”),”。/ soc_prj ');
运行软件模型在外部模式,并验证收到的语气在0.5 MHz频谱分析仪。
实现和ZCU208硬件上运行
连接XM655变压器之间的回送卡片和完整的adc和dac如表所示。
来实现soc_IQ_datacapture_top模型支持的SoC板上使金宝app用SoC建设者工具。确保硬件板选项设置为Xilinx®Zynq UltraScale + (R) ZCU208评估工具在系统芯片选项卡的仿真软件将来发金宝app布和遵循相同的SoC建设者以上步骤中定义的部分,但是加载pregenerated比特流使用以下命令ZCU208评估工具。
拷贝文件(fullfile (matlabshared.sup金宝appportpkg.getSupportPackageRoot,“工具箱”,“soc”,“金宝appsupportpackages”,“xilinxsoc”,“xilinxsocexamples”,“比特流”,“soc_IQ_datacapture_top-XilinxZynqUltraScale_RFSoCZCU208EvaluationKit.bit”),”。/ soc_prj ');
运行软件模型在外部模式,并验证收到的语气是在15 MHz频谱分析仪。
分析结果
你可以使用设备上配置文件处理器任务的执行时间分析SoC Blockset的特性。这个工具是有用的调试和验证任务及时完成FPGA的异步接收到的数据。
使处理器的任务分析,打开配置参数对话框在生成的软件模型和选择硬件实现> >任务分析处理器硬件板设置。选择节目SDI然后选择保存到文件。
集仪表来代码。设置仿真停止时间10秒和运行模型在外部模式。仿真完成后,打开仿真数据检查员(SDI),导航到最新的运行,并添加一个信号DataReadTask的阴谋。从情节你可以观察帧率为2毫秒。
总结
这个例子演示了如何实现无线设计包括射频数据转换器在Xilinx RFSoC设备。使用SoC建设者你实现了一个系统,生成的FPGA的语气和回路通过射频数据转换器块执行。你验证,系统在硬件按预期工作。
