目标：为HDL代码生成准备金宝appSimulink模型。为不需要优化的简单模型生成HDL代码和测试台。

• 为HDL代码生成准备金宝appSimulink模型
• 生成HDL代码
• 生成测试台
• 用HDL模拟器验证生成的HDL代码

目标：在生成的HDL代码和模型中的特定Simulink块之间建立对应关系。使用定点工具确定模型的定点体系结构。金宝app

• 定点缩放和继承
• 定点设计器工作流
• 定点工具
• 命令行界面

目标：为多速率设计生成HDL代码。

• 准备生成HDL代码的多速率模型
• 使用单个或多个时钟引脚生成HDL代码
• 理解和应用用于时钟域交叉的技术

目标：使用管道满足设计时间要求。使用特定的硬件实现并共享资源进行区域优化。

• 使用HDL Workflow Advisor生成HDL代码
• 通过流水线满足时间要求
• 为兼容Simulink块选择特定硬件实现金宝app
• 子系统中FPGA/ASIC资源的共享
• 验证优化的HDL代码是否位正确周期准确
• 将Simulin金宝appk块映射到FPGA上的专用硬件资源

目标：在HDL代码中实现浮点值和操作。

• 为什么以及何时使用本机浮点
• 使用HDL编码器生成与目标无关的HDL代码
• 定点与浮点比较
• 浮点实现的优化

目标：在设计中加入手写HDL代码和/或供应商方IP。

• 接口外部HDL代码

目标：使用Simulink模型中的HDL模拟器验证HDL代码。金宝app

• 验证使用HDL编码器生成的HDL代码
• 比较手动编写的HDL代码与“黄金模型”
• 将HDL代码合并到Simulink中进行仿真金宝app