Girish Venkataramani MathWorks
在本次网络研讨会,您将学习如何利用HDL编码器来探索设计选择调谐到特定的速度和面积约束。使用HDL编码器,你可以调用一些优化功能,使您可以共享硬件资源,减少占用面积和功能,让您的管道设计,提高设计的时钟频率。
MathWorks的工程师将演示对HDL编码器的最新增强,它使迭代工作流能够在从Simulink模型、MATLAB代码和状态图生成可合成的Verilog和VHDL时探索速度/区域设计空间。金宝app
我们将讨论以下议题:
关于主讲人:吉里什Venkataramani对于HDL优化和HW / SW联合设计组的负责人。他一直在HDL编码器产品自2007年以来,是编译器基础设施和HDL(速度/地区)产品的优化框架的总设计师。在加入MathWorks公司工作的Girish对涉及不同C到HDL编译工具的几个研究的问题。他拥有博士学位在卡内基梅隆大学,在那里他探索异步C到HDL编辑器中的性能分析和优化的问题电气和计算机工程。他拥有M.S.在计算机科学从加州大学河滨分校。
记录:2014年1月30日
我们不会出售或出租您的个人信息。详情请参阅我们的隐私政策。
您到您的MathWorks公司的帐户已经签署。请按“提交”按钮,完成这一过程。
您还可以选择从下面的列表中的网站:
选择中国网站(中文或英文)以获得最佳网站表现。其他MathWorks国家站点不适合来自您所在位置的访问。