为模拟生成SystemVerilog DPI组件Synopsys对此风投

功能验证通常是ASIC的瓶颈和FPGA项目,和testbench创造是一个大的一部分。SystemVerilog DPI组件代HDL校验™直接出口MATLAB^®功能和仿真软件金宝app^®模型,可以很容易地插入SystemVerilog验证环境。

这个例子从MATLAB的图像处理设计,这将是非常复杂的编写模式,需要高性能的模拟。高密度脂蛋白验证器是用于生成SystemVerilog DPI组件用于通用验证方法与Synopsys对此投(UVM)环境^®仿真和Synopsys对此威尔第^®调试。