杰克·埃里克森(Jack Erickson),数学
在FPGA上制定设计的原型可以实现现实世界输入的高速处理,但是由于缺乏内部信号的可见性,因此在出现问题时进行调试非常困难。HDL Verifier™中的FPGA数据捕获™使您能够定义FPGA中的信号探测,并自动生成将FPGA板连接到MATLAB所需的组件®或模拟金宝app®分析信号。使用音频设计示例,请参见此功能,以及逻辑分析仪。
记录:2017年3月8日
您还可以从以下列表中选择一个网站:
选择中国网站(中文或英语)以获得最佳场地性能。其他Mathworks乡村网站未针对您所在的访问进行优化。